• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 11
  • Tagged with
  • 11
  • 11
  • 6
  • 6
  • 5
  • 5
  • 5
  • 4
  • 3
  • 2
  • 2
  • 2
  • 2
  • 2
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
11

Projeto GALS para rádio definido por software

Eduardo Lussari 07 July 2015 (has links)
Rádios Definidos por Software (RDS) têm sido objeto de interesse da indústria de defesa há mais de duas décadas, e também têm recebido especial atenção de outras indústrias, incluindo a de telefonia móvel. Este tipo de tecnologia tem potencial para solucionar problemas de compatibilidade entre os milhares de padrões de radiocomunicação, e de mudar a forma com que os equipamentos exploram o espectro eletromagnético, recurso cada vez mais escasso em um mundo wireless. Do ponto de vista de engenharia, estes equipamentos têm uma demanda gigantesca por poder de processamento, e ao mesmo tempo dependem de baixo custo e baixo consumo de potência, uma vez que boa parte deles é portátil e opera com baterias. Buscando atender à demanda de poder de processamento exigido por este tipo de equipamento, este trabalho explora técnicas de projeto de equipamentos RDS baseados em dispositivos lógicos programáveis em campo (FPGA). Estes dispositivos permitem implementar circuitos digitais dedicados para uma aplicação (como em um ASIC), ao mesmo tempo em que podem ser totalmente reprogramados em campo em alguns milissegundos, como se fosse um software. Uma arquitetura baseada no paradigma GALS (globalmente assíncrono, localmente síncrono) foi desenvolvida e aplicada a um receptor QPSK de banda-larga desenvolvido utilizando projeto tradicional totalmente síncrono. A aplicação desta arquitetura foi demonstrada em hardware, e apresentou ganhos significativos em relação ao projeto totalmente síncrono. A vazão de processamento melhorou em 53%, ao mesmo tempo em que o consumo de potência dinâmica do circuito foi reduzido em 39%.

Page generated in 0.0825 seconds