• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 14
  • Tagged with
  • 14
  • 14
  • 14
  • 8
  • 7
  • 5
  • 4
  • 4
  • 4
  • 4
  • 4
  • 3
  • 3
  • 3
  • 3
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Uma interface PCI para periféricos de alta velocidade

de Lima Pereira, Adilson January 2003 (has links)
Made available in DSpace on 2014-06-12T15:58:30Z (GMT). No. of bitstreams: 2 arquivo4637_1.pdf: 4056811 bytes, checksum: 63844ea80772500978509769749721a9 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2003 / Peripheral Component Interconnect (PCI) é um protocolo de comunicação para dispositivos de alta velocidade que requerem uma alta vazão de dados (throughput), tais como, controladores de vídeo e de rede de computadores. O protocolo PCI é um protocolo síncrono e possui várias versões com diferentes larguras de barramento e freqüência. Esta dissertação, em particular, trata da implementação do protocolo PCI para dispositivos do tipo escravos targets, versão 2.2, com 32 bits de dados e endereços multiplexados, a 33 MHz, e uma vazão de 132 MB/s. O protocolo foi implementado em VHDL 93, com a funcionalidade validada através de testbenches. O core PCI foi implementado, visando sua validação, na plataforma de prototipação HOT I, da Virtual Computer Corporation, em um FPGA Xilinx, componente XC4013E-PQ240. Um conjunto de rotinas utilizando interrupções da BIOS e device drivers foram desenvolvidas para dar suporte a futuros testes de implementação do core PCI na plataforma HOT I. Um estudo de caso, visando validar a funcionalidade do core PCI foi desenvolvido. Esta aplicação simula o acesso ao banco de memória da plataforma HOT I
2

Seleção de padrões de codigo para sintese de datapaths especializados

Castro, Paulo Eduardo Ferreira de 03 August 2018 (has links)
Orientadores: Rodolfo Jardim de Azevedo, Guido Costa Souza de Araujo / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Computação Cientifica / Made available in DSpace on 2018-08-03T21:58:51Z (GMT). No. of bitstreams: 1 Castro_PauloEduardoFerreirade_M.pdf: 1132527 bytes, checksum: cfdb0daa4743be271190e616191a0f06 (MD5) Previous issue date: 2004 / Mestrado / Mestre em Matemática
3

Desenvolvimento da arquitetura do hardware do sensor de estrelas.

Fernando Celso Tomasi Marques 00 December 2004 (has links)
O trabalho desenvolvido apresenta desde um estudo sobre os sensores de estrelas como um todo até uma análise dos componentes ópto-eletrônicos destinados à aplicações aeroespaciais, mais especificamente àqueles destinados ao sensor de estrelas. Na eletrônica, busca-se sempre a redução de massa, dimensões, custo e consumo de energia dos componentes e sistemas. Essa redução se torna ainda mais crítica para satélites, onde um maior consumo de energia, maiores dimensões e massa elevada podem implicar em maior custo da missão, por exemplo, com painéis solares maiores, mais combustível para o lançamento, etc. Assim sendo, a proposta do trabalho foi desenvolver o hardware de um sensor de estrelas que, através da utilização de um sensor de imagem do tipo APS (sensor de pixel ativo) em substituição ao já consagrado CCD (dispositivo de carga acoplada), pudesse ter sua massa, suas dimensões, seu custo e seu consumo de energia reduzidos. Como forma de garantir a substituição do sensor antecessor pelo agora desenvolvido sem perdas das mínimas características necessárias, foram realizados testes de funcionamento com ambos emulando situações simples e outras que pudessem causar problemas na imagem. Através destes testes, pode-se comprovar uma superioridade do novo sensor de estrelas na maioria dos quesitos analisados, demonstrando um bom nível de compatibilidade e menores problemas nas situações de maior exigência. O sensor de estrelas é um projeto do Instituto Nacional de Pesquisas Espaciais, Divisão de Eletrônica Aeroespacial, onde o mestrando Fernando Celso Tomasi Marques participou de uma equipe responsável pelo desenvolvimento de sensores para aplicações em satélites. Através do controlador, este equipamento é capaz de fornecer para o sistema de atitude a posição dos pontos rastreados. No protótipo de laboratório, as funções do controlador são executadas através de um microcomputador por meio de uma interface apropriada. A eletrônica do sensor executa as funções de geração dos relógios para o sensor de imagem e para a aquisição dos dados de vídeo digitalizados.
4

Análise de desempenho de processadores embarcados para controladores lógicos programáveis.

Fernando Garcia Nicodemos 13 June 2007 (has links)
Atualmente, existem disponíveis processadores embarcados de diferentes procedências e tecnologias, incorporando em suas arquiteturas, memória cache e pipeline, além de otimizações por compilador. As alternativas incluem desde microcontroladores de 8 bits até processadores de 16 e 32 bits que custam entre uma faixa de preço de até 10 dólares. Nesse contexto, a grande variedade de soluções em nível de arquitetura torna relevante a identificação de métodos apropriados para medir o desempenho de um processador, tomando por base de comparação a CPU (Central Processing Unit) de um CLP (Controlador Lógico Programável). Este trabalho procura preencher essa lacuna e tem como objetivo principal a avaliação de processadores embarcados que possam ser utilizados em novos projetos de sistemas no campo da automação de processos industriais. Nesta tese, será introduzido o princípio de funcionamento do CLP, seguido de conceitos e métodos relativos à avaliação de desempenho em sistemas microprocessados. Será discutida a métrica apresentada pelos fabricantes de CLP para fornecer o desempenho das suas CPUs. A partir do estudo estatístico em programas ladder com aplicações reais, é definida uma workload padrão consistindo de um programa em linguagem ladder utilizado como fundamento na criação de um benchmark sintético para a avaliação do desempenho dos processadores em estudo. Finalmente, são apresentados os resultados para três processadores com arquiteturas diferenciadas e as razões que propiciaram o aumento de desempenho com relação ao processador utilizado na CPU do sistema tomado como referência comparativa.
5

Laboratório de radar com uso do LabVIEWTM na instrumentação do Lab-Volt Radar Training System

Alexandre Camacho Coelho 21 May 2007 (has links)
O processo de consolidação do SISGEA (Sistema de Guerra Eletrônica da Aeronáutica) levou à aquisição do Lab-Volt Radar Training System para suas instituições de ensino técnico-operacional. Este sistema é capaz de implementar em laboratório um ambiente eletromagnético para estudos de Guerra Eletrônica composto por radar de alta resolução operando na banda X, alvos passivos (Target Positioning System) e ativos (Radar Jamming Pod). A experiência adquirida com o seu uso permitiu vislumbrar o potencial didático de sua operação integrada com ferramentas de Instrumentação Virtual. O objetivo deste trabalho foi estender as possibilidades de emprego deste equipamento como ferramenta de ensino e pesquisa através de sua integração em um sistema empregando instrumentos programáveis através do barramento GPIB e porta serial. Para atingir este objetivo foram necessárias a análise do ensino prático de radar no modelo convencional para determinação das funcionalidades demandadas, o desenvolvimento de dispositivos de interfaceamento (hardware) e programas em Linguagem "G" empregando o LabVIEWTM (Instrumento Virtual - VI), bem como a aplicação das ferramentas desenvolvidas nas aulas práticas do Laboratório de Radar do Curso de Especialização em Análise de Ambiente Eletromagnético (CEAAE) do Instituto Tecnológico de Aeronáutica.
6

Análise e implementação de um votador com abstenção para sistemas tolerantes a falhas.

Fauser Gustavo Russo Neves 19 December 2009 (has links)
Será apresentada nesta tese uma discussão sobre os aspectos de implementação de um sistema tolerante a falhas, apresentando uma arquitetura de um votador voltado ao acionamento de sistemas mecânicos/mecatrônicos que se utiliza da velocidade computacional para o controle confiável de atuadores e variáveis, considerados lentos frente à velocidade de processamento. A arquitetura proposta empregará a técnica de abstenção para certos modos de falhas, ocasionando o aumento na confiabilidade geral do sistema.
7

Dispositivo configurável de acesso direto a interfaces e barramentos paralelos de periféricos distantes.

João Batista Brandolin 21 December 2009 (has links)
Periféricos com interface ou barramento paralelo são impedidos de serem posicionados distantes do computador principal devido às limitações elétricas dos seus sinais. Este trabalho propõe uma arquitetura que permite ao computador acessar diretamente o periférico distante sem o auxílio de um processador remoto, com a criação de um dispositivo denominado DADB (Dispositivo de Acesso Direto a Barramento), que é capaz de gerar a temporização de acesso ao periférico localmente. Com base no estudo e identificação de padrões de comportamento de interfaces e barramentos paralelos de mercado, o dispositivo concebido possibilita configuração para funcionamento com periféricos distintos, podendo ser construído com tecnologia de dispositivos lógicos programáveis FPGA (Field-Programmable Gate Array) ou com ASIC (Application-Specific Integrated Circuit). Nesta tese, é analisado o desempenho comparativo entre o sistema clássico microprocessado, incorporado em interfaces de periféricos, e o sistema com o dispositivo proposto, apresentando-se as vantagens da eliminação do firmware no periférico distante. É estabelecido um protocolo de comunicação serial definindo-se uma estrutura de informação transmitida ao DADB que lhe confere a capacidade de gerar a temporização requerida pelo periférico alvo. Um método construtivo para o DADB é delineado, com sua arquitetura baseada no conceito de máquina de estado finito para o tratamento dos sinais da interface com o periférico. Por fim, são apresentadas as conclusões a que se chegou com a criação deste novo modo de conectividade de módulos periféricos.
8

Concepção de um módulo de interface para veículos de sondagem utilizando dispositivos lógicos reconfiguráveis

Eduardo Asaka 10 October 2006 (has links)
O objetivo deste trabalho é propor a concepção de um Módulo de Interface utilizando dispositivos lógicos reconfiguráveis para executar comandos de monitoração e comutação de relés em módulos internos do foguete de sondagem. O Módulo de Interface foi elaborado de modo a permitir que o Banco de Controle comande remotamente os módulos da Rede Elétrica do veículo via comunicação serial. Este Módulo é de fundamental importância para implementação do novo Banco de Controle de Foguetes de Sondagem que substituirá os painéis de controle por um sistema computadorizado. Este sistema facilitará a reconfiguração do Banco de Controle para cada nova missão de lançamento, permitirá um melhor registro de eventos, possibilitará a geração de alertas em caso de anomalias ou de seqüências indevidas de comando e reduzirá o número de condutores do cabo umbilical. Para a concepção deste trabalho foram criados componentes escritos em VHDL (VHSIC Hardware Description Language) necessários para o funcionamento do Módulo de Interface. Estes componentes foram testados utilizando o dispositivo lógico programável "EPF10K20" da placa educacional "UP 1" da Altera. Neste trabalho também foram elaborados e testados os circuitos que realizam interface com o dispositivo lógico reconfigurável.
9

Projeto GALS para rádio definido por software

Eduardo Lussari 07 July 2015 (has links)
Rádios Definidos por Software (RDS) têm sido objeto de interesse da indústria de defesa há mais de duas décadas, e também têm recebido especial atenção de outras indústrias, incluindo a de telefonia móvel. Este tipo de tecnologia tem potencial para solucionar problemas de compatibilidade entre os milhares de padrões de radiocomunicação, e de mudar a forma com que os equipamentos exploram o espectro eletromagnético, recurso cada vez mais escasso em um mundo wireless. Do ponto de vista de engenharia, estes equipamentos têm uma demanda gigantesca por poder de processamento, e ao mesmo tempo dependem de baixo custo e baixo consumo de potência, uma vez que boa parte deles é portátil e opera com baterias. Buscando atender à demanda de poder de processamento exigido por este tipo de equipamento, este trabalho explora técnicas de projeto de equipamentos RDS baseados em dispositivos lógicos programáveis em campo (FPGA). Estes dispositivos permitem implementar circuitos digitais dedicados para uma aplicação (como em um ASIC), ao mesmo tempo em que podem ser totalmente reprogramados em campo em alguns milissegundos, como se fosse um software. Uma arquitetura baseada no paradigma GALS (globalmente assíncrono, localmente síncrono) foi desenvolvida e aplicada a um receptor QPSK de banda-larga desenvolvido utilizando projeto tradicional totalmente síncrono. A aplicação desta arquitetura foi demonstrada em hardware, e apresentou ganhos significativos em relação ao projeto totalmente síncrono. A vazão de processamento melhorou em 53%, ao mesmo tempo em que o consumo de potência dinâmica do circuito foi reduzido em 39%.
10

Desenvolvimento de um pseudo-satélite para o sistema GLONASS.

Ney Luiz Montes Junior 03 July 2006 (has links)
Um pseudo-satélite para o GLONASS foi desenvolvido com o objetivo de dominar parte da tecnologia do sistema de posicionamento global da Federação Russa. Para alcançar este objetivo a implementação de um firmware, constituído pelas funções e operações a serem realizadas pelo pseudo-satélite referentes aos dados de navegação, bem como circuitos de geração e envio de dados, foi realizada. O firmware GLONASS foi carregado num circuito CPLD (complex programmable logic device), o que permitiu que fossem aplicados os conhecimentos adquiridos com o desenvolvimento do pseudo-satélite para o GPS. Resultados experimentais foram comparados a resultados de simulações, mostrando-se consistentes. Por fim, conclusões e propostas para futuros trabalhos são apresentadas.

Page generated in 0.1028 seconds