1 |
The realisation of high-speed, testable multipliers suitable for synthesis using differential CMOS circuitsAziz, Syed Mahfuzul January 1993 (has links)
No description available.
|
2 |
Conception et optimisation d'architectures radiofréquences pour la réjection de la fréquence image : applications aux systèmes de radiocommunications et liaisons de proximitéFrioui, Oussama 08 December 2011 (has links)
Le développement de la radiocommunication sans fil et notamment, son explosion sur le marché grand public, a été rendu possible grâce au progrès du secteur de la microélectronique. En effet, l’intégration toujours croissante de fonctions au sein d’une même puce a permis le développement de ces nouvelles technologies basses consommations et à un moindre coût. Les travaux de recherche présentés dans ce manuscrit s’inscrivent dans le cadre de ces deux caractéristiques (faible coût et faible consommation). Nous avons donc développé deux solutions innovantes d’architectures radiofréquences : « half-complex » et « full-complex » en technologie CMOS. En effet, cette technologie représente la meilleure alternative car elle permet l’implémentation de fonctions RF analogique et numérique sur une même puce réduisant ainsi le coût du système. / Le développement de la radiocommunication sans fil et notamment, son explosion sur le marché grand public, a été rendu possible grâce au progrès du secteur de la microélectronique. En effet, l’intégration toujours croissante de fonctions au sein d’une même puce a permis le développement de ces nouvelles technologies basses consommations et à un moindre coût. Les travaux de recherche présentés dans ce manuscrit s’inscrivent dans le cadre de ces deux caractéristiques (faible coût et faible consommation). Nous avons donc développé deux solutions innovantes d’architectures radiofréquences : « half-complex » et « full-complex » en technologie CMOS. En effet, cette technologie représente la meilleure alternative car elle permet l’implémentation de fonctions RF analogique et numérique sur une même puce réduisant ainsi le coût du système.
|
3 |
Développement de briques technologiques pour la co-intégration par l’épitaxie de transistors HEMTs AlGaN/GaN sur MOS siliciumComyn, Rémi January 2016 (has links)
Dans le domaine des semi-conducteurs, la technologie silicium (principalement l’architecture CMOS) répond à la majorité des besoins du marché et, de ce fait, elle est abondamment utilisée. Ce semi-conducteur profite d’une part, de son abondance dans la nature et par conséquent de son faible coût, et d’autre part de la grande maturité de sa technologie qui est étudiée depuis un demi-siècle. Cependant, le silicium (Si) souffre de plus en plus de ses propriétés électriques limitées qui l’excluent de certains domaines dans lesquels les technologies à base de matériaux III-V sont les plus utilisées. Bien que la technologie à base de matériaux III-V, notamment les hétérostructures à base de nitrure de gallium (GaN), soit très performante par rapport à celle à base du matériau historique (le silicium), cette nouvelle technologie est toujours limitée aux applications utilisant des circuits de moyennes voire faibles densités d’intégration. Ceci limite l’utilisation de cette technologie pour la réalisation de produits à très grande valeur ajoutée.
Pour s’affranchir de cette limitation, plusieurs sujets de recherche ont été entrepris ces dernières années pour intégrer au sein du même circuit des composants à base de silicium et de matériaux III-V. En effet, la possibilité d’allier les bonnes performances dynamiques de la filière GaN/III-V et la grande densité d’intégration de la technologie Si dans le même circuit constitue une avancée importante avec un potentiel d’impact majeur pour ces deux filières technologiques. L’objectif ciblé par cette nouvelle technologie est la réalisation, sur substrat Si, d’un circuit à base d’hétérostructures GaN de haute performance assurant entre autres, la détection ou l’amplification du signal via des composants III-V tandis que la partie traitement du signal sera réalisée par les circuits CMOS Si.
Ce projet de recherche de doctorat s’inscrit directement dans le cadre de l’intégration monolithique d’une technologie HEMT (High Electron Mobility Transistor) à base de matériaux GaN sur CMOS. L’objectif est de développer des architectures compatibles avec la stratégie d’intégration monolithique de transistors HEMTs GaN sur Si, en prenant en compte les exigences des différentes filières, circuits CMOS et croissance/fabrication de structures HEMTs GaN.
|
4 |
Réalisation de sources laser III-V sur siliciumDupont, Tiphaine 19 January 2011 (has links) (PDF)
Le substrat SOI (Silicon-On-Insulator) constitue aujourd'hui le support de choix pour la fabrication de fonctions optiques compactes. Cette plateforme commune avec la micro-électronique favorise l'intégration de circuits photoniques avec des circuits CMOS. Néanmoins, si le silicium peut être utilisé de manière très avantageuse pour la fabrication de composants optiques passifs, il présente l'inconvénient d'être un très mauvais émetteur de lumière. Ceci constitue un obstacle majeur au développement de sources d'émission laser, briques de constructions indispensables à la fabrication d'un circuit photonique. La solution exploitée dans le cadre de cette thèse consiste à reporter sur SOI des épitaxies laser III-V par collage direct SiO2-SiO2. L'objectif est de réaliser sur SOI des sources lasers à cavité horizontale permettant d'injecter au moins 1mW de puissance dans un guide d'onde silicium inclus dans le SOI. Notre démarche est de transférer un maximum des fonctions du laser vers le silicium, dont les procédés sont familiers au monde de la micro-électronique. Dans l'idéal, le III-V ne devrait être utilisé que comme matériau à gain ; la cavité laser pouvant être fabriquée dans le silicium. Mais cette ligne de conduite n'est pas forcément aisée à mettre en œuvre. En effet, les photons sont produits dans le III-V mais doivent être injectés dans un guide silicium placé sous l'épitaxie. La difficulté est que les deux matériaux sont séparés par plus d'une centaine de nanomètres d'oxyde de collage faisant obstacle au transfert de photons. Le développement de lasers III-V couplés à un guide d'onde SOI demande alors de nouvelles conceptions du système laser dans son ensemble. Notre travail a donc consisté à concevoir un laser hybride III-IV / silicium se pliant aux contraintes technologiques du collage. En s'appuyant sur la théorie des modes couplés et les concepts des cristaux photoniques, nous avons imaginé, réalisé, puis caractérisé un laser à contre-réaction distribuée hybride (en anglais : " distributed feedback laser ", laser DFB). Son fonctionnement optique original, permet à la fois un maximum de gain et d'efficacité de couplage grâce à une circulation en boucle des photons du guide III-V au guide SOI. Sur ces dispositifs, nous montrons une émission laser monomode (SMSR de 35 dB) à température ambiante en pompage optique et électrique pulsé. Comme attendu, la longueur d'onde d'émission est dépendante du pas de réseau DFB. Les lasers fonctionnent avec une épaisseur de collage de silice de 200 nm, ce qui offre une grande souplesse quant au procédé d'intégration. Tous les lasers fonctionnent jusqu'à des longueurs de 150 μm (la plus petite longueur prévue sur le masque). Malgré les faibles niveaux de puissances récoltés dans la fibre lors des caractérisations, la prise en compte des pertes optiques induites pas les coupleurs fibres nous indique que la puissance réellement injectée dans le guide silicium dépasse le milliwatt. Notre objectif de ce point de vue est donc rempli. Malheureusement le fonctionnement des lasers en injection électrique continue n'a pas pu être obtenu dans les délais impartis. Cependant, les faibles densités de courant de seuil mesurées en injection pulsée (300A / cm2 à température ambiante sur les lasers de 550 μm de long) laissent présager un fonctionnement prochain en courant continu.
|
5 |
A 28 GHz Superregenerative Amplifier for FMCW Radar Reflector Applications in 45 nm SOI CMOSThayyil, Manu Viswambharan, Ghaleb, Hatem, Joram, Niko, Ellinger, Frank 22 August 2019 (has links)
This paper presents the design and characterization of a 28GHz integrated super-regenerative amplifier (SRA) in a 45 nm silicon on insulator (SOI) technology. The circuit is based on a complementary cross-coupled oscillator topology. The fabricated integrated circuit (IC) occupies an area of 0.67 mm 2 , and operates in a frequency range from 28.07GHz to 29.35 GHz. Characterization results show the minimum input sensitivity of the circuit, as -85 dBm and the input power level corresponding to the linear to logarithmic mode transition as -66.3 dBm. The measured output power delivered into a 100 Ω differential load is 1.1 dBm. The DC power consumption of the circuit is 10.6 mW. To the knowledge of the authors, the circuit has the best reported combined sensitivity and output power for an FMCW radar reflector implementation in CMOS.
|
6 |
Low-Power Wake-Up ReceiversMa, Rui 04 July 2022 (has links)
The Internet of Things (IoT) is leading the world to the Internet of Everything (IoE), where things, people, intelligent machines, data and processes will be connected together. The key to enter the era of the IoE lies in enormous sensor nodes being deployed in the massively expanding wireless sensor networks (WSNs). By the year of 2025, more than 42 billion IoT devices will be connected to the Internet. While the future IoE will bring priceless advantages for the life of mankind, one challenge limiting the nowadays IoT from further development is the ongoing power demand with the dramatically growing number of the wireless sensor nodes.
To address the power consumption issue, this dissertation is motivated to investigate low-power wake-up receivers (WuRXs) which will significantly enhance the sustainability of the WSNs and the environmental awareness of the IoT.
Two proof-of-concept low-power WuRXs with focuses on two different application scenarios have been proposed. The first WuRX, implemented in a cost-effective 180-nm CMOS semiconductor technology, operates at 401−406-MHz band. It is a good candidate for application scenarios, where both a high sensitivity and an ultra-low power consumption are in demand. Concrete use cases are, for instance, medical implantable applications or long-range communications in rural areas. This WuRX does not rely on a further assisting semiconductor technology, such as MEMS which is widely used in state-of-the-art WuRXs operating at similar frequencies. Thus, this WuRX is a promising solution to low-power low-cost IoT. The second WuRX, implemented in a 45-nm RFSOI CMOS technology, was researched for short-range communication applications, where high-density conventional IoT devices should be installed. By investigation of the WuRX for operation at higher frequency band from 5.5 GHz to 7.5 GHz, the nowadays ever more over-traffic issues that arise at low frequency bands such as 2.4 GHz can be substantially addressed.
A systematic, analytical research route has been carried out in realization of the proposed WuRXs. The thesis begins with a thorough study of state-of-the-art WuRX architectures. By examining pros and cons of these architectures, two novel architectures are proposed for the WuRXs in accordance with their specific use cases. Thereon, key WuRX parameters are systematically analyzed and optimized; the performance of relevant circuits is modeled and simulated extensively. The knowledge gained through these investigations builds up a solid theoretical basis for the ongoing WuRX designs. Thereafter, the two WuRXs have been analytically researched, developed and optimized to achieve their highest performance.
Proof-of-concept circuits for both the WuRXs have been fabricated and comprehensively characterized under laboratory conditions. Finally, measurement results have verified the feasibility of the design concept and the feasibility of both the WuRXs.
|
7 |
Lignes couplées à ondes lentes intégrées sur silicium en bande millimétrique - Application aux coupleurs, filtres et baluns / Slow-wave coupled lines integrated over silicon in mm-wave band - Applications to couplers, filters and balunsLugo Alvarez, Jose 07 December 2015 (has links)
L’objectif de ce travail de thèse est le développement en technologie intégrée standard d’une structure de ligne de transmission optimisée en termes de pertes, d’encombrement, de facteur de qualité et surtout du choix du niveau de couplage aux fréquences millimétriques. Cette structure a été nommée CS-CPW (Coupled Slow-wave CoPlanar Waveguide). Dans un premier temps, la théorie ainsi que les modèles électriques des CS-CPW sont présentés. Grâce aux modèles et aux simulations électromagnétiques, des coupleurs directionnels avec plusieurs valeurs de couplage (3 dB, 10 dB, 18 dB) ont été conçus en technologie BiCMOS 55 nm. Ils présentent tous une très bonne directivité, elle est toujours supérieure à 15 dB. Un premier prototype de coupleur a été mesuré à 150 GHz. Dans un deuxième temps, des filtres à la base des lignes couplées ont été développés à 80 GHz en utilisant des lignes CS-CPW. Les résultats des simulations présentent des résultats concurrentiels avec l’état de l’art : 11% de bande passante relative et un facteur non-chargé autour de 25. Finalement, trois projets ont démarré à la base de ces lignes. Ces projets sont actuellement utilisés dans deux travaux de thèse et un stage : un RTPS à 47 GHz, un isolateur à 75 GHz et un balun à 80 GHz. / This work focuses on high-performances CS-CPW (Coupled Slow-wave CoPlanar Waveguide) transmission lines in classical CMOS integrated technologies for the millimiter-wave frequency band. First, the theory as well as the electrical models of the CS-CPW are presented. Thanks to the models and electromagnetic simulations, directional couplers with different coupling levels (3 dB, 10 dB, 18 dB) were designed in BiCMOS 55 nm technology. They have a good directivity, always better than 15 dB. A first prototype of a coupler was measured at 150 GHz presenting good agreement with the simulations. Next, coupled-line base filters were developed at 80 GHz using the CS-CPWs. Simulation present competitive results with the state-of-art: 11% of fractional bandwidth and a unload quality factor of 25. Finally, three projects started based on the CS-CPWs. The projects are currently used in two theses and one internship: a RTPS at 47 GHz, an isolator at 75 GHz and a balun at 80 GHz.
|
8 |
Réalisation de sources laser III-V sur siliciumDupont, Tiphaine 19 January 2011 (has links)
Le substrat SOI (Silicon-On-Insulator) constitue aujourd’hui le support de choix pour la fabrication de fonctions optiques compactes. Cette plateforme commune avec la micro-électronique favorise l’intégration de circuits photoniques avec des circuits CMOS. Néanmoins, si le silicium peut être utilisé de manière très avantageuse pour la fabrication de composants optiques passifs, il présente l’inconvénient d’être un très mauvais émetteur de lumière. Ceci constitue un obstacle majeur au développement de sources d’émission laser, briques de constructions indispensables à la fabrication d’un circuit photonique. La solution exploitée dans le cadre de cette thèse consiste à reporter sur SOI des épitaxies laser III-V par collage direct SiO2-SiO2. L’objectif est de réaliser sur SOI des sources lasers à cavité horizontale permettant d’injecter au moins 1mW de puissance dans un guide d’onde silicium inclus dans le SOI. Notre démarche est de transférer un maximum des fonctions du laser vers le silicium, dont les procédés sont familiers au monde de la micro-électronique. Dans l’idéal, le III-V ne devrait être utilisé que comme matériau à gain ; la cavité laser pouvant être fabriquée dans le silicium. Mais cette ligne de conduite n’est pas forcément aisée à mettre en œuvre. En effet, les photons sont produits dans le III-V mais doivent être injectés dans un guide silicium placé sous l’épitaxie. La difficulté est que les deux matériaux sont séparés par plus d’une centaine de nanomètres d’oxyde de collage faisant obstacle au transfert de photons. Le développement de lasers III-V couplés à un guide d’onde SOI demande alors de nouvelles conceptions du système laser dans son ensemble. Notre travail a donc consisté à concevoir un laser hybride III-IV / silicium se pliant aux contraintes technologiques du collage. En s’appuyant sur la théorie des modes couplés et les concepts des cristaux photoniques, nous avons imaginé, réalisé, puis caractérisé un laser à contre-réaction distribuée hybride (en anglais : « distributed feedback laser », laser DFB). Son fonctionnement optique original, permet à la fois un maximum de gain et d’efficacité de couplage grâce à une circulation en boucle des photons du guide III-V au guide SOI. Sur ces dispositifs, nous montrons une émission laser monomode (SMSR de 35 dB) à température ambiante en pompage optique et électrique pulsé. Comme attendu, la longueur d’onde d’émission est dépendante du pas de réseau DFB. Les lasers fonctionnent avec une épaisseur de collage de silice de 200 nm, ce qui offre une grande souplesse quant au procédé d’intégration. Tous les lasers fonctionnent jusqu’à des longueurs de 150 μm (la plus petite longueur prévue sur le masque). Malgré les faibles niveaux de puissances récoltés dans la fibre lors des caractérisations, la prise en compte des pertes optiques induites pas les coupleurs fibres nous indique que la puissance réellement injectée dans le guide silicium dépasse le milliwatt. Notre objectif de ce point de vue est donc rempli. Malheureusement le fonctionnement des lasers en injection électrique continue n’a pas pu être obtenu dans les délais impartis. Cependant, les faibles densités de courant de seuil mesurées en injection pulsée (300A / cm2 à température ambiante sur les lasers de 550 μm de long) laissent présager un fonctionnement prochain en courant continu. / Silicon-On-Insulator (SOI) is today the utmost platform for the fabrication of compact optical functions. This common platform with microelectronics favors the integration of photonic circuits with CMOS circuits. Nevertheless, if silicon allows for the fabrication of compact passive photonic functions, its poor light emission properties constitute a major obstacle to the development of an integrated laser source. The solution used within the framework of this thesis consists in integrating III-IV laser stacks on 200 mm SOI wafers by the mean of SiO2-SiO2 direct bonding. The aim of this work is to demonstrate a III-V on SOI laser that couples at least 1mW to a silicon waveguide. Our approach is to transfer a maximum of the laser complexity to the silicon, which processes are familiar to microelectronics. Ideally, III-V should be just used as a gain material ; the laser cavity being made out of silicon. However, this approach is not so easy to put into practice. Indeed, photons are generated by the III-V waveguide but have to be transferred into the silicon waveguide located under the stack. The difficulty is that both waveguides are separated by a low index bonding layer, which thickness ranges from one hundred to several hundreds of nanometres. The development of a III-V on SOI laser then requires a new thinking of the whole laser system. Therefore, our work has consisted in designing a III-V on silicon hybrid laser that takes into consideration the specific constraints of the integration technology. Based on the coupled mode theory and on the photonic crystals concepts, we have designed, fabricated and characterized an hybrid Distributed Feedback Laser (DFB). Its original work principle allows for both a high amount of gain and coupling efficiency, thanks to a continuous circulation of photons from the III-V to the SOI waveguide. On these devices, we show a monomode laser emission at room temperature (with a side mode suppression ratio of 35dB) under pulsed optical and electrical pumping. As expected, the lasing wavelength is function of the DFB grating pitch. The lasers work with a bonding layer as thick as 200nm, that greatly relaxes the constraints of the bonding technology. Lasers work down to a minimum length of 150 μm, which is the shortest laser lenght of the mask. Despite the low power levels collected by the fibre during the characterizations, accounting for the high optical losses due to the fiber couplers, the optical power effectively injected to the silicon waveguide should be in the miliwatt range. Unfortunately, the low threshold current densities measured under pulsed operation (300 A / cm2 at room temperature) suggest that the continuous-wave regime should be reached in a very near future.
|
9 |
Développement de briques technologiques pour la co-intégration par l'épitaxie de transistors HEMTs AlGaN/GaN sur MOS silicium / Development of technological building blocks for the monolithic integration of ammonia-MBE-grown AlGaN/GaN HEMTs with silicon MOS devicesComyn, Rémi 08 December 2016 (has links)
L’intégration monolithique hétérogène de composants III-N sur silicium (Si) offre de nombreuses possibilités en termes d’applications. Cependant, gérer l’hétéroépitaxie de matériaux à paramètres de maille et coefficients de dilatation très différents, tout en évitant les contaminations, et concilier des températures optimales de procédé parfois très éloignées requière inévitablement certains compromis. Dans ce contexte, nous avons cherché à intégrer des transistors à haute mobilité électronique (HEMT) à base de nitrure de Gallium (GaN) sur substrat Si par épitaxie sous jets moléculaires (EJM) en vue de réaliser des circuits monolithiques GaN sur CMOS Si. / The monolithic integration of heterogeneous devices and materials such as III-N compounds with silicon (Si) CMOS technology paves the way for new circuits applications and capabilities for both technologies. However, the heteroepitaxy of such materials on Si can be challenging due to very different lattice parameters and thermal expansion coefficients. In addition, contamination issues and thermal budget constraints on CMOS technology may prevent the use of standard process parameters and require various manufacturing trade-offs. In this context, we have investigated the integration of GaN-based high electron mobility transistors (HEMTs) on Si substrates in view of the monolithic integration of GaN on CMOS circuits.
|
10 |
Пројектовање и карактеризација индуктора и нискошумног појачавача у технологији монолитних интегрисаних кола за широкопојасне примене / Projektovanje i karakterizacija induktora i niskošumnog pojačavača u tehnologiji monolitnih integrisanih kola za širokopojasne primene / Design and Characterization of an Inductor and a Low-Noise Amplifier inMonolithic Integrated Circuit Technology for Wideband OperationPajkanović Aleksandar 31 May 2018 (has links)
<p>Пасивна индуктивна компонента и нискошумни појачавач у технологији<br />монолитних интегрисаних кола за широкопојасне примјене пројектовани<br />су, фабриковани и карактерисани. Приликом пројектовања индуктора<br />изабрана је топологија меандар, а осим софтверских алата за<br />пројектовање интегрисаних кола, кориштен је и симулатор<br />електромагнетског поља. Осим карактеризације основних параметара,<br />пажња је посвећена и анализи процесних и температурских варијација.<br />Спроведена је механичка карактеризација материјала од којег се састоји<br />заштитни слој фабрикованог интегрисаног кола. Нискошумни појачавач<br />пројектован је као први степен пријемника широкопојасне технологије, а<br />карактеризацијом је потврђена успјешност поступка.</p> / <p>Pasivna induktivna komponenta i niskošumni pojačavač u tehnologiji<br />monolitnih integrisanih kola za širokopojasne primjene projektovani<br />su, fabrikovani i karakterisani. Prilikom projektovanja induktora<br />izabrana je topologija meandar, a osim softverskih alata za<br />projektovanje integrisanih kola, korišten je i simulator<br />elektromagnetskog polja. Osim karakterizacije osnovnih parametara,<br />pažnja je posvećena i analizi procesnih i temperaturskih varijacija.<br />Sprovedena je mehanička karakterizacija materijala od kojeg se sastoji<br />zaštitni sloj fabrikovanog integrisanog kola. Niskošumni pojačavač<br />projektovan je kao prvi stepen prijemnika širokopojasne tehnologije, a<br />karakterizacijom je potvrđena uspješnost postupka.</p> / <p>A passive inductive component and a low-noise amplifier are designed,<br />fabricated in standard monolithic CMOS technology and characterized, both<br />intended for wideband operation. For the design of the inductor, meander<br />topology is chosen. Along with the integrated circuit design tools,<br />electromagnetic field simulator is used. Besides the standard parameter<br />characterization, special attention is dedicated to the analysis of process and<br />temperature variations. Furthermore, mechanical characterization of the<br />material that comprises the protection layer has been undertaken. Low-noise<br />amplifier is designed as the first stage of an ultra wideband receiver and the<br />results show that the circuit is successfully designed.</p>
|
Page generated in 0.0292 seconds