• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 2
  • 1
  • Tagged with
  • 3
  • 3
  • 3
  • 3
  • 3
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Circuits intégrés photoniques sur InP pour la génération de signaux hyperfréquences / Integrated photonic circuit on InP for microwave generation

Kervella, Gaël 21 April 2016 (has links)
Cette thèse s'inscrit dans le cadre de l'optique micro-onde. Nous avons mis en oeuvre différentes solutions opto-électroniques dans le but de réaliser un synthétiseur hyperfréquence monolithiquement intégré, faiblement bruité et largement accordable jusqu'au domaine millimétrique. Le synthétiseur est basé sur l'intégration sur InP de deux lasers DFB, d'un coupleur optique et d'une photodiode rapide. En outre, un modulateur électro-optique est également implémenté sur la puce afin de transmettre un signal de données sur la porteuse générée. Les performances obtenues en terme de gamme d'accord et de transmission de données sans fil se sont révélées conformes aux objectifs. Ainsi, une gamme d'accord de 0 à 110 GHz et un débit de transmission de donnée sans fil à courte distance de 1 Gbit/s ont pu être démontrés, établissant notre système à l'état de l'art mondial pour ce type de composant totalement intégré. Les performances en terme de bruit de phase se sont en revanche révélées décevantes. Pour remédier à ce problème nuisant à la montée en débit supérieurs, nous avons investigué deux solutions de stabilisation de la fréquence porteuse. La première, basée sur un asservissement électronique (OPLL) de la puce, s'est pour le moment révélé infructueuse, mais a permis d'étudier plus avant les problématiques qui lui sont liées. La seconde solution, basée sur un système inédit de rétroinjection optique mutuelle et une stabilisation sur un oscillateur électronique externe a quant à elle répondu à nos souhaits. En effet, la stabilisation de la fréquence porteuse par cette technique a permis de démontré des largeurs de raies inférieure à 30 Hz et un bruit de phase réduit à -90 dBc/Hz à 10 kHz d'une porteuse accordée à 90 GHz. A la suite de ces travaux sur une première génération de composants, une deuxième génération a été développée afin d'améliorer les performances intrinsèques de la puce en remédiant aux limitations observées jusqu'alors. Ainsi, une nouvelle configuration de cavité a été conçue intégrant notamment des lasers plus longs ainsi que des miroirs haute réflectivité. Par ailleurs, une optimisation de la structure de la photodiode a été réalisée afin d'améliorer encore sa bande passante. Une telle source permet d’envisager la génération et la modulation de signaux microonde faible bruit de phase et largement accordables sur des composants monolithiquement intégrés répondant aux exigences de compacité, de reproductibilité et de performances haut débit requises par les industries des télécommunications, de la défense ou encore du domaine spatial. / This thesis deals with the microwave photonics context. We have implemented various opto- electronic solutions in order to realize a monolithically integrated microwave synthesizer which has a low noise and a wide tunability until millimeter-wave frequencies. The synthesizer is based on the integration of two InP DFB lasers, an optical coupler and a fast photodiode. In addition, an electro-optic modulator is also implemented on the chip in order to transmit data on the generated carrier. The performances obtained in terms of tunability and wireless data transmission proved consistent with the objectives. Thus, a tuning range of 0-110 GHz and a short distance wireless data transmission rate of 1 Gbit /s have been demonstrated, establishing our system to the state of the art for this type of fully integrated component. Phase noise and linewidth performances have however been disappointing. To solve this problem affecting the data rate we have investigated two ways of stabilizing the carrier frequency. The first, based on an electronic feedback loop (OPLL) has yet proved unsuccessful but allowed us to further explore the related issues. However, the second solution, based on a new system of optical cross injection and stabilization to an external electronic oscillator has filled our wishes. Indeed, the stabilization of the carrier frequency by this technique has demonstrated linewidth less than 30 Hz and a reduced phase noise to -90 dBc / Hz at 10 kHz for a given carrier at 90 GHz. Next to the first generation components, a second generation was developed to improve the intrinsic performances of the chip by remedying the limitations previously observed. Thus, a new cavity configuration was designed including longer lasers and high reflectivity integrated mirrors made by materials deep etching. Moreover, optimization of the photodiode structure was carried out to further improve the bandwidth. Such a source allows to consider the generation and modulation of low phase noise and widely tunable microwave signals on monolithically integrated components matching the compactness, reproducibility and high speed performances required by the telecom, defense and space industries.
2

Architecture of Silicon Photonic Links / Architectures de Liens Optiques en Photonique sur Silicium

Polster, Robert 23 September 2015 (has links)
Les futurs calculateurs de haute performance (HPC) devront faire face à deux défis majeurs : la densité de la bande passante d'interconnexion et les problématiques de consommation d'énergie. La photonique silicium est aujourd’hui perçue comme une solution solide pour aborder ces questions, tant du fait de ses performances que de sa viabilité économique en raison de sa compatibilité directe avec la microélectronique CMOS. Actuellement, une tendance de fond conduit à remplacer les interconnexions métalliques par des liens optiques ; cette évolution a été initiée sur des liaisons grandes distances mais atteint actuellement le niveau des liaisons entre cartes électroniques et pourrait conduire à moyen terme à l’intégration de liens optiques au sein mêmes des circuits intégrés électroniques. La prochaine étape est en effet envisagée pour l'interconnexion des processeurs au sein de puces multi-cœurs en positionnant les liens photoniques sur un même support de silicium (« interposer »). Plusieurs travaux ont démontré la possibilité d'intégrer tous les éléments nécessaires pour la réalisation de liaisons optiques sur un substrat de silicium ouvrant des perspectives de co-intégration optique et électronique très riches.Dans ce contexte, la première contribution de cette thèse est l'optimisation d'un lien de photonique de silicium en terme d'efficacité énergétique par bit (à minimiser). L'optimisation que nous avons conduite a pris en compte une modélisation de la consommation d'énergie pour le laser de la liaison, celle de l’étape dé-sérialisation des données, du résonateur en anneau considéré comme modulateur optique et des circuits de réception (« front-end ») et de décision. Les résultats ont montré que les principales contributions à la consommation de puissance au sein d’un lien optique sont la puissance consommée par le laser et les circuits d’alimentation du modulateur électro-optique. En considérant des paramètres de consommation extraits de simulations numériques et de travaux publiés dans des publications récentes, le débit optimal identifié se trouve dans la plage comprise entre 8 Gbits/seconde et 22 Gbits/seconde selon le nœud technologique CMOS utilisé (65nm à 28nm FD SOI). Il est également apparu qu’une diminution de la consommation de puissance statique du modulateur utilisé pourrait encore ramener ce débit optimal en-dessous de 8 Gbits/seconde.Afin de vérifier ces résultats, un circuit intégré récepteur de liaison optique a été conçu et fabriqué en se basant sur un débit de fonctionnement de 8 Gbits/seconde. Le récepteur utilise une technique d’entrelacement temporel destinée à réduire la vitesse d'horloge nécessaire et à éviter potentiellement l’étape de dé-sérialisation dédiée des informations. / Future high performance computer (HPC) systems will face two major challenges: interconnection bandwidth density and power consumption. Silicon photonic technology has been proposed recently as a cost-effective solution to tackle these issues. Currently, copper interconnections are replaced by optical links at rack and board level in HPCs and data centers. The next step is the interconnection of multi-core processors, which are placed in the same package on silicon interposers, and define the basic building blocks of these computers. Several works have demonstrated the possibility of integrating all elements needed for the realization of short optical links on a silicon substrate.The first contribution of this thesis is the optimization of a silicon photonic link for highest energy efficiency in terms of energy per bit. The optimization provides energy consumption models for the laser, a de- and serialization stage, a ring resonator as modulator and supporting circuitry, a receiver front-end and a decision stage. The optimization shows that the main consumers in optical links is the power consumed by the laser and the modulator's supporting circuitry. Using consumption parameters either gathered by design and simulation or found in recent publications, the optimal bit rate is found in the range between 8 Gbps and 22 Gbps, depending on the used CMOS technology. Nevertheless, if the static power consumption of modulators is reduced it could decrease even below 8 Gbps.To apply the results from the optimization an optical link receiver was designed and fabricated. It is designed to run at a bit rate of 8 Gbps. The receiver uses time interleaving to reduce the needed clock speed and aleviate the need of a dedicated deserialization stage. The front-end was adapted for a wide dynamic input range. In order to take advantage of it, a fast mechanism is proposed to find the optimal threshold voltage to distinguish ones from zeros.Furthermore, optical clock channels are explored. Using silicon photonics a clock can be distributed to several processors with very low skew. This opens the possibility to clock all chips synchronously, relaxing the requirements for buffers that are needed within the communication channels. The thesis contributes to this research direction by presenting two novel optical clock receivers. Clock distribution inside chips is a major power consumer, with small adaptation the clock receivers could also be used inside on-chip clocking trees.
3

Dispositifs photoniques hybrides sur Silicium comportant des guides nano-structurés : conception, fabrication et caractérisation / Hybrid photonic devices on silicon including nanostructured waveguides : conception, fabrication and characterization

Itawi, Ahmad 01 December 2014 (has links)
Le contexte de cette thèse couvre les dispositifs photoniques hybrides III-V sur silicium. L’étude porte sur l’intégration par collage de matériau à base d'InP sur le silicium, puis la conception d’un guide optique comportant une nanostructuration qui permettra la sélection en longueur d’onde dans un laser DFB hybride. Enfin, on étudie les étapes technologiques de fabrication d’un laser hybride injecté électriquement fonctionnant dans le domaine spectral 1.55µm, et on caractérise les dispositifs. Pour associer les matériaux III-V sur Si, nous avons développé le collage sans couche intermédiaire que l’on nomme collage hétéroépitaxial ou oxide-free. Ce collage est reporté dans la littérature comme présentant une meilleure qualité électrique. Nous avons établi les conditions de préparation permettant d’obtenir des surfaces parfaitement désoxydées, et les conditions de recuit conduisant à une interface hybride sans oxyde et sans dislocation. Mais ce recuit est réalisé à température assez élevée (~450-500°C). Nous avons alors développé le collage avec une fine couche intermédiaire d’oxyde réalisé à plus faible température -300°C- qui présente l'avantage d'être compatible avec la technologie CMOS. Nous avons étudié différentes approches pour élaborer et activer une couche d’oxyde très fine (~3nm), de façon à obtenir une surface collée sans zones localement non collées. Le collage est dans les deux cas réalisé sous vide dans un équipement de type Bonder Suss SB6e. La qualité structurale de l’interface a été observée par STEM et la qualité mécanique du joint de collage a été caractérisée par indentation. Une méthode originale de mesure quantitative et locale de l’énergie du joint de collage a été développée. La qualité optique des couches collées a été étudiée par la mesure de la photoluminescence de puits quantiques placés proches du joint d’interface. En conséquence du collage sans couche intermédiaire ou avec une couche très fine, le design du mode optique est de type double-cœur, qui ne nécessite pas de taper. Le guide optique Si est de type shallow ridge, le confinement latéral étant assuré par un matériau nanostructuré à une période sub-longueur d’onde. Ce matériau fonctionne comme un matériau effectif uniaxe pour lequel on a calculé les indices optiques ordinaire et extraordinaire selon la géométrie de la nanostructuration. On peut rajouter sur cette nanostructuration une super-périodicité qui conduit à un fonctionnement sélectif en longueur d’onde. Le comportement modal du guide est simulé à l'aide du logiciel COMSOL Multiphysics, le comportement spectral est simulé par FTDT 3D. Nous avons validé la pertinence de ce design en mesurant la transmission de guides hybrides. Ce design sera inclus dans un laser et permettra d’obtenir une émission monofréquence de type DFB. Nous avons développé les étapes technologiques nécessaires à la fabrication d’un laser hybride à base d'InP sur Silicium fonctionnant en injection électrique. Nous avons mis en oeuvre de nombreuses techniques, et développé plusieurs procédés spécifiques, en particulier, des procédés de gravure sèche de type Inductive Coupled Plasma Reactive Ion Etching ICP-RIE pour la gravure de la nanostructuration dans le silicium, et pour la gravure du mésa du laser. La présence des 2 matériaux III-V et Si dans le dispositif hybride rend ces étapes complexes. Les premiers résultats peuvent être améliorés en optimisant la technologie des contacts. Un design permettant de s’affranchir de la pénalité thermique présenté par tous les dispositifs ayant les 2 contacts électriques du coté du matériau III-V a été proposé, exploitant le passage du courant à l’interface hybride III-V / Si, ce qui est possible dans le cas du collage oxide-free. Cette approche ouvre des perspectives d’intégration au-delà de la photonique. / This work contributes to the general context of III-V materials on Silicon hybrid devices for optical integrated functions, mainly emission/amplification at 1.55µm. Devices are considered for operation under electrical injection, reaching performances relevant for data transfer application. The main three contributions of this work concern: (i) bonding InP-based materials on Si, (ii) nanostructuration of the Si guiding layer for spatial and spectral control of the guided mode and (iii) technology of an hybrid electrically injected laser, with a special attention to the thermal budget. Bonding has been investigated following two approaches. The first one we call heterohepitaxial or oxide-free bonding, is performed without any intermediate layer at a temperature ~450°C. This approach has the great advantage allowing electrical transport across the interface, as reported in the literature. We have developed oxide-free surface preparation for both materials, mainly InP-based layers, and established bonding parameter processing. An in-depth STEM and RX structural characterization has demonstrated an oxide-free reconstructed interface without any dislocation except on one or two atomic layers which accommodate the large lattice mismatch (8.1%) between InP and Si. Photoluminescence of quantum wells intentionally grown close to the interface has shown no degradation. We have also developed an oxide-based bonding process operated at 300°C in order to be compatible with CMOS processing. The original ozone activation of the very thin (~5nm) oxide layer we have proposed demonstrates a bonding surface without any unbonded area due to degassing under annealing. We have developed an original method based on nanoindentation characterization in order to obtain a quantitative and local value of the surface bonding energy. Related to the absence or to the very thin intermediate layer between the two materials, our modal design is based on a double core structure, where most of the optical mode is confined in the Si guiding layer, and no taper is required. The Si waveguide on top of the SOI stack is a shallow ridge. A nanostructured material on both sides of the waveguide core ensures the lateral confinement, the nanostructuration geometry being at a sub-wavelength period in order to operate this material well below its photonic gap. It behaves as an uniaxial material with ordinary and extraordinary indices calculated according to the structuration geometry. Such a structuration allows modal and spectral control of the guided mode. 3D modal and spectral simulation have been performed. We have demonstrated, on a double-period structuration, a wavelength selective operation of hybrid optical waveguides. Such a double-period geometry could be included in a laser design for DFB operation. This nanostructuration has larger potential application such as coupled waveguides arrays or selective resonators. We have developed all the technological processing steps for an electrically injected hybrid laser fabrication. Main developments concern dry etching, performed with the Inductive Coupled Plasma Reactive Ion Etching ICP-RIE technique of both the nanostructuration of the Silicon material, and the mesa of the hybrid laser. Efficient electrical contacts fabrication is also a complex step. First lasers operating performances could be improved. We have investigated a specific design in order to overcome the thermal penalty encountered by all the hybrid devices. This penalty is due to the thick buried oxide layer of the SOI stack that prevents heating related to the current flow to be dissipated. Taking advantage of the electrical transport we have shown at the oxide-free interface, we propose a design where the n-contact is defined on the guiding Si layer, suppressing thermal heating under electrical operation. Such an approach is very promising for densely packed hybrid devices integrated with associated electronic driving elements on Si.

Page generated in 0.0985 seconds