Orientador : Waldir Antonio Bizzo / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Mecanica / Made available in DSpace on 2018-08-02T20:30:51Z (GMT). No. of bitstreams: 1 Andrade_Renata_M.pdf: 5356986 bytes, checksum: 05d970f20fd5054525758e75ddf4302b (MD5) Previous issue date: 2002 / Resumo: Equipamentos utilizados na indústria de processamento de dados ou de entretenimento podem conter mais de 30% de placas de circuito impresso. Estas placas são formadas por unidades isoladas e integradas e sua sucata contém cobre, chumbo, cádmio, zinco, estanho, bem como os metais preciosos,ouro, prata e platina. Além de metais e ligas metálicas, as placas de circuito impresso contêm vários compostos orgânicos e inorgânicos que de alguma forma prejudicam o ambiente. O objetivo deste trabalho foi a caracterização e classificação das placas de circuito impresso utilizadas em computadores como resíduos sólidos. Para atingi-lo foram utilizadas amostras de sucatas de placas de circuito impresso com componentes eletrônicos, que foram analisadas com intuito de caracterizar o resíduo como combustível e classificá-lo de acordo com a NBR 10004. O resultado da caracterização mostra que o resíduo possui características indesejáveis como combustível, devido ao teor de cinzas e baixo poder calorífico. A análise do lixiviado indicou um grande potencial de contaminação por metais pesados (chumbo e cádmio), classificando o resíduo como perigoso. Devido as características das sucatas eletrônicas, com grande potencial de contaminação ambiental, há necessidade de um sistema de gestão e controle da disposição final dos mesmos / Abstract: Equipments used in the data processing industry or entertainment they can contain more than 30% of printed circuit boards. These plates are formed by isoIated units and integrated and its scrap contains copper, lead, cadmium, zinc, tin, as well as the precious metals, gold, silver and platinum. Besides metals and metallic leagues, the printed circuit boards contains several organics and inorganics componds that in some way harm the environment. The objective of this work was the characterization and classification of the printed circuit boards used in computers as solid residues. To reach it, samples of scraps of printed circuit boards were used, that were analyzed with intention of characterizing the residue as fuel and to classify him/it in agreement with NBR 10004. The result of the characterization shows that the residue possesses undesirable characteristics as fuel, due to the tenor of ashes and low calorific power. The analysis of the leached indicated a great potential of contamination for heavy metals (lead and cadmium), classifying the residue as dangerous. Due the characteristics of the electronic scraps, with great potential of environmental contamination, there are need of an administration system and control of the final disposition of the same ones / Mestrado / Termica e Fluidos / Mestre em Engenharia Mecânica

Orientador : Ivanil Bonatti / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-17T20:27:38Z (GMT). No. of bitstreams: 1 Madureira_MarcosCesarGarberde_M.pdf: 9711541 bytes, checksum: 6efe30d3fa96703c6c0f688d3c6d8a71 (MD5) Previous issue date: 1987 / Resumo: O barateamento com consequente popularização dos componentes digitais tornou realidade e difundiu a expressão "Projeto Auxiliado por Computador". Assim, a tarefa do engenheiro projetista é hoje cada vez mais eficiente, pois conta com um número crescente de "software" de síntese e análise nas mais variadas atividades técnicas. O projeto de um equipamento digital consiste essencialmente das sequintes etapas; a) Descrição funcional, entrada-saida, do circuito. Em geral isto é feito através de diagramas de tempo, diagramas de estado; b) Partição preliminar do circuito em blocos, com definição das interfaces entre os blocos; c) Descrição formal, entrada/saida, de cada bloco; d) Sintese de cada bloco com minimização das funções Booleanas ; e) Análise de desempenho; f) Reavaliação do projeto com base no seu desempenho, podendo-se retornar ao passo a) ou seguir ao passo g) Implementação final. As etapas c),d),e) são as que mais se prestam a automatização e são nessas áreas justamente que se concentra este trabalho de tese. Foi implementado um pacote de programas que: elabora tabelas de próximo estado para um dado diagrama de estados, minimiza as funções lógicas envolvidas, chegando a circuitos mfnimos e simula circuitos lóqicos com tempos de atraso / Abstract: Not informed. / Mestrado / Telecomunicações e Telemática / Mestre em Ciências

Orientador: Furio Damiani / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-23T02:58:50Z (GMT). No. of bitstreams: 1 JaraPerez_MarceloArturo_D.pdf: 13161407 bytes, checksum: 06cc03b52bc981c0309838ebf8cd7fa2 (MD5) Previous issue date: 1997 / Resumo: Neste trabalho realiza-se o estudo do algoritmo SOFM (Self-Organizing Feature Map) para a sua Implementação em circuitos digitais ASIC VLSI. Foram projetados e construídos 2 chips: o primeiro implementa uma célula da rede neural e o segundo o bloco WTA (Winner-takes-All). O sistema foi inicialmente simulado com uma linguagem procedural (ANSI-C), construindo-se um programa com interface gráfica para plataforma UNIX. Posteriormente, foi realizada uma descrição em alto nível usando a linguagem VHDL (Very high-speed circuits Hardware Description Language). Em seguida, a descrição foi feita a nível RTL (Register Transfer LeveI) e o circuito foi sintetizado e otimizado seguindo uma metodologia Top-Down. Os circuitos foram implementados em tecnologia digital usando um processo CMOS de 1,2 microns para as células e de 0,8 microns para o bloco WTA. Esses circuitos foram objeto de testes e verificação funcional, para avaliação de seu desempenho. Os resultados permitiram verificar a validade da metodologia Top-Down para o projeto de sistema:; eletrônicos complexos. A frequência máxima de operação das células excede 20 MHz e a do bloco WTA excede 50 MHz. A dissipação de potência para 20 MHz foi de aproximadamente 50 mW para uma célula. Todos os circuitos foram implementados usando ferramentas de projetos(CAD-EDA)da Mentor-Graphics Co,e bibliotecas std-cells CMOS AMS. Observaram-se algumas diferenças entre os resultados das simulações e as medidas experimentais / Abstract: : A Kohonen-based (SOFM - Self-Organizing Feature Map ) artificial neural network was simulated, modelated and hardware implemented in a VLSI circuit. A Top-Down methodological approach was used by using ANSI-C and VHDL (Very High Speed Circuits, Hardware Description Language). The original SOFM algorithm was lightly modified for customizing to the hardware implementation requirements. After a high-level modeling and simulation, a fully-digital VLSI Neuroprocessor chip prototype was designed and manufactured in a CMOS 1.2microns technology. Most of the circuits structures of Neuron were automatically generated from a VHDL RTL description using automatic synthesis, the others were obtained trough conventional schematics procedure. After functional verification, the resulting circuits were optimizated (drived by silicon area minimization) and mappe d to the AMS technology, a 2-level metal process from Austria Mikro Systeme. The Neuron cell has 6 bi-directional 3-bits capability connections, used for neighbours communication, Allowing to implement a hexagonal type dynamic Nc(t) neighbourhood. Both Nc(t) radio and gain Alfa function may be programmed by using a set of registers, allowing high flexibility for studying different SOFM algorithm convergence conditions. A second chip was designed and manufacture dusing a AMS CMOS0.8 microns technology for implementing a competitive on-chip learning. This circuit is part of a WTA (Winner-Takes-All) block used for determine a winner cell in each epoch of the self-organized training phase. Some differences were observed after comparing measures and simulation results / Doutorado / Doutor em Engenharia Elétrica