Les travaux présentés traitent de l'intégration des composants passifs pour la conversion et le stockage de l'énergie dans un contexte général de l'électronique nomade. Le développement de la micro-électronique conduisant à la miniaturisation des circuits électroniques a permis le boom de l'électronique nomade (smart phones, tablettes, appareils photos numériques, etc.) et l'émergence des réseaux de capteurs communicants (intelligence ambiante). Les enjeux des années à venir sont : toujours plus de fonctionnalités et l'augmentation de l'autonomie énergétique de ces différents objets. La miniaturisation et l'approche de l'intégration hétérogène 3D font partie des solutions pour lever les verrous technologiques associés à ces défis. Concernant les circuits de puissance assurant la conversion et la gestion de l'énergie, la taille des convertisseurs est définie par l'encombrement des éléments passifs les constituant. Je présenterai les travaux réalisés depuis 2005 au LAAS-CNRS permettant l'intégration sur silicium de composants passifs (bobines, condensateurs) pour ces systèmes de gestion de l'énergie. Les travaux sont axés sur la conception, le développement des topologies et des filières technologiques pour micro-bobines (L) et condensateurs intégrés (C). Ainsi, pour des condensateurs à forte densité (au-delà des 500 nF.mm-2), les technologies de gravure du silicium ont été explorées associées à la synthèse et la caractérisation de matériaux à forte permittivité diélectrique. En ce qui concerne les micro-bobines, pour répondre au cahier des charges des convertisseurs fonctionnant autour du watt, les développements se concentrent sur l'intégration du noyau magnétique ainsi que les technologies de dépôts épais d'isolants et de métaux. A long terme, pour produire des alimentations toutes intégrées sur puce, l'intégration et l'empilement de puces multi-fonctionnelles sont à concevoir. Nous montrerons quelques pistes d'intégration : puce passive (contenant bobine et condensateur sur le même substrat), ou co-intégration passif-actifs au sein de la filière d'intégration fonctionnelle. Dans un deuxième volet, nous aborderons la thématique de l'autonomie énergétique des microsystèmes (capteurs ou autre). De nombreux travaux de recherche ont émergé depuis le début des années 2000 sur les microsystèmes de récupération de l'énergie ambiante : solaire, thermique, mécanique, acoustique. Etant donné la nécessité d'un stockage tampon de l'énergie récupérée, la solution la plus pertinente est d'utiliser un supercondensateur, élément de stockage présentant des durées de vie quasi-illimitées. Je présenterai les activités de recherche liées à l'intégration de micro-supercondensateurs sur silicium. Les premiers dispositifs à base de charbon actif et autres carbones nanostructurés ont montré des performances intéressantes : près de 250 mJ.cm-2 d'énergie et 200 mW.cm-2 de puissance. Finalement, les perspectives de recherche sur ces thématiques seront proposées et discutées.

La diminution de la longueur de grille des transistors a été le moteur essentiel de l’évolution des circuits intégrés microélectroniques ces dernières décennies. Toutefois, cette évolution des circuits microélectroniques a entrainé une densification des lignes d’interconnexion, donc la génération de fortes pertes, des ralentissements et de la diaphonie sur les signaux transmis, ainsi qu’une augmentation de l’impédance parasite des interconnexions. Cette dernière est néfaste pour l’intégrité de l’alimentation des composants actifs présents dans le circuit. Son augmentation multiplie le risque d’apparition d’erreurs numériques conduisant au dysfonctionnement d’un système. Il est donc nécessaire de réduire l’impédance sur le réseau d’alimentation des circuits intégrés. Pour ce faire, les condensateurs de découplage sont utilisés et placés hiérarchiquement à différents étages des circuits et dans leur intégralité (PCB, package, interposeur, puce).Ces travaux de doctorat s’inscrivent dans le cadre des développements récents des nouvelles solutions d’intégration 3D en microélectronique et ils portent sur l’étude de nouvelles architectures de capacités 3D, très intégrées et à fortes valeurs (>1 nF), élaborées en profondeur dans l’interposeur silicium. Ces composants, inspirés des architectures de via traversant le silicium (TSV, Through Silicon Via), sont nommées Through Silicon Capacitors (TSC). Ils constituent un élément clef pour l’amélioration des performances des alimentations des circuits intégrés car elles pourront réduire efficacement la consommation des circuits grâce à cette intégration directe de composants passifs dans l’interposeur silicium qui sert d’étage d’accueil des puces. Ces composants tridimensionnels permettent en effet d’atteindre de grandes densités de capacité de 35 nF/mm². Les enjeux sont stratégiques pour des applications embarquées et à haut débit et plus généralement dans un environnement économique et sociétal conscient de nos limites énergétiques. De plus ces condensateurs de découplage doivent fonctionner à des fréquences atteignant 2 GHz, voire 4 GHz, qui tendent à maximiser les effets parasites préjudiciables aux performances énergétiques des alimentations. Ceci est rendu possible par l’optimisation de leur intégration et l’utilisation de couches de cuivre avec, une bonne conductivité supérieure à 45 MS/m, comme électrodes.Les technologies d’élaboration des condensateurs TSC ont été développées au sein du CEA-LETI et de STMicroelectronics. Leur comportement électrique restait jusqu’alors mal connu et leurs performances difficiles à quantifier. Les études menées dans cette thèse consistaient à modéliser ces nouveaux composants en prenant en compte les paramètres matériaux et géométriques afin de connaitre les effets parasites. Les modèles électriques établis ont été confrontés à des caractérisations électriques effectuées sur une large bande de fréquence (du DC à 40 GHz). Ainsi ce travail a permis d’optimiser une architecture de capacité et leur intégration dans un réseau d’alimentation d’un circuit intégré 3D a pu montrer leur efficacité pour des opérations de découplage. / The decrease of transistor’s gate length was the key driver of the development of microelectronic integrated circuits in recent decades. However, this development of microelectronic circuits has led to a greater density of interconnection lines, generating high losses, slowdowns and crosstalk on the transmitted signals, and an increase of the parasitic impedance of interconnections lines. The latter is detrimental to the power integrity of the active components in the circuit. Its increase increases the risk of developing numerical errors leading to a system’s malfunction. It is therefore necessary to reduce the impedance of the power distribution network of integrated circuits. To do this, the decoupling capacitors are used and placed hierarchically on different floors of the circuits and in their entirety (PCB, package, interposer, chip).These doctoral works are in the context of recent developments in new 3D integration solutions in microelectronics and they carry on studying new 3D capacitors, highly integrated, presenting high capacitance values (> 1 nF), and developed by using the depth of silicon interposeur level. Inspired from the Through Silicon Vias (TSV), these newly developed 3D capacitors are named Through Silicon Capacitors (TSC). They are a key element for improving the performance of the power integrated circuits because they can efficiently reduce the consumption of circuits thanks to their direct integration in silicon interposer which is used to stack chips. These 3D components allow tor reach high capacitance density up to 35 nF/mm². The issues are strategic for high speed embedded applications and more generally in an economic and societal environment aware of our energy limits. Moreover these decoupling capacitors must operate at frequencies up to 2 GHz or 4 GHz, which tend to maximize the parasitic effects which affect the energy efficiency of power distribution networks. This is made possible by optimizing their integration and by the use of copper layers with a good conductivity higher than 45 MS / m conductivity as electrodes.The technologies used to fabricate the TSC are developed by CEA-LETI and STMicroelectronics. The electrical behavior of those TSC remained hitherto little known and their performances difficult to quantify. The studies conducted in this thesis were to model these new components by taking into account the material and geometrical parameters in order to know the parasitic effects. The established electrical models have faced electrical characterizations carried out over a wide frequency range (DC to 40 GHz). This work allow to optimize the TSC architecture and their integration in a power distribution network (Power Distribution Network - NDS) prove that they are good candidate for decoupling operations.