L’amélioration des microsystèmes grâce à leur intégration en 3 dimensions (3D) est liée au développement des interconnexions verticales, appelées through silicion via (TSV). Afin d’obtenir une densité d’intégration maximum et les meilleures performances électriques possibles, ces interconnexions sont d’un diamètre le plus petit possible (facteur de forme élevé) et idéalement remplies de cuivre. Dans ces conditions, la fabrication de TSV représente un défi. L’une des étapes les plus critiques est l’isolation électrique du TSV de cuivre qui doit être réalisée sans endommager les microdispositifs déjà présent sur le substrat. Cette étape est traditionnellement accomplie par le dépôt de dioxyde de silicium (SiO2), compliqué à mettre en œuvre et coûteux pour des TSV de cuivre à facteur de forme élevés. Le procédé d’électrogreffage d’un film isolant de poly-4-vinylpirydine (P4VP) a été proposé comme alternative au SiO2. Ce procédé a déjà été prouvé pour isoler des TSV usinés dans du silicium ne contenant aucun dispositif, mais reste a être démontré dans les conditions d’intégration 3D. Cette thèse a pour but de démontrer la compatibilité du procédé d’isolation par électrogreffage de P4VP de TSV de cuivre à facteur de forme élevé, dans les conditions d’intégration 3D et d’en déduire l’impact sur la fiabilité des microdispositifs à leur proximité. Cette thèse rapporte la fabrication des premiers TSV de cuivre à facteur de forme élevé, isolés par P4VP, dans les conditions d’intégration 3D d’un microsystème. Nous avons observé la vulnérabilité des microdispositifs aux attaques successives des solutions traditionnellement utilisées pour préparer le substrat de silicium à l’électrogreffage. Cependant, en remplaçant les solutions les plus agressives par des techniques plus douces, la fabrication des TSV isolés par P4VP a été démontrée. L’influence de la préparation de surface du silicium sur l’épaisseur du film greffé a ensuite été étudiée. L’analyse comparative des voltammogrammes révèle que la présence d’un oxyde créé chimiquement permet d’obtenir des films de P4VP plus épais que lorsque le substrat est désoxydé. Le rôle des états de surface générés par la présence de l’oxyde a été investigué par l’analyse de courbes Mott-Schottky. Ces expériences ont mis en évidence l’influence des états de surface sur la création d’une zone d’inversion dans le silicium, favorisant l’accumulation d’électrons nécessaire à l’électro-initiation du procédé d’électrogreffage. Enfin, la thèse rapporte la première mesure des contraintes résiduelles associées à la conception de TSV isolés par P4VP. Ces mesures révèlent que l’utilisation de l’isolant électrogreffé, comparativement au SiO2, permet de réduire considérablement les contraintes dans le silicium à proximité des TSV. Ainsi, l’utilisation du polymère de P4VP devrait permettre d’augmenter la densité d’intégration d’un microsystème tout en assurant sa fiabilité.

Le cuivre et des diélectriques à faible permittivité, appelés diélectriques « low-k », ont remplacé l'aluminium et l'oxyde de silicium dans les interconnexions, ce qui permet de diminuer le temps de réponse des circuits submicroniques. Cependant, les problèmes de fiabilité mécanique risquent<br />d'augmenter. Il est nécessaire de comprendre le comportement de ces structures lors de sollicitations thermomécaniques. Ce travail repose sur un couplage entre la modélisation par éléments finis, des caractérisations mécaniques et des analyses microstructurales. Tout d'abord, les caractéristiques mécaniques du film diélectrique SiOxCyHz (k = 3,0) et de la barrière SiCxNyHz ont été déterminées et<br />comparées respectivement à celles du film SiO2 et de la barrière SiNyHz. La tenue mécanique des différentes interfaces rencontrées dans les interconnexions a été mesurée. Un modèle par éléments finis a ensuite été développé afin d'évaluer les contraintes thermomécaniques dans les interconnexions. La loi de comportement des différents films a été déterminée en couplant des mesures de l'évolution de la courbure en fonction de la température, réalisées sur des films minces et des empilements, à des<br />modélisations par éléments finis. Elle permet de tenir compte de la déformation intrinsèque des films ainsi que de la déformation élasto-plastique du film de cuivre. Une modélisation séquentielle a été réalisée afin de prendre en compte les différentes étapes du procédé de fabrication des interconnexions. Le comportement mécanique, évalué grâce à des mesures de l'évolution de la courbure, au cours de<br />cycles thermiques, et microstructural, observé par microscopie électronique à transmission, de réseaux de<br />lignes cuivre / diélectrique « low-k », de différentes largeurs, a été étudié puis modélisé. Lorsque la largeur des lignes diminue, la loi de comportement du cuivre doit être ajustée : le film est élastique entre 50 et 400°C et l'effet de son orientation cristallographique sur ses caractéristiques mécaniques doit être considéré. Le modèle par éléments finis développé a ainsi permis d'étudier le comportement des différents films constituant les réseaux de lignes mais il pourra être utilisé pour modéliser des géométries plus complexes et anticiper les problèmes de fiabilité mécanique.

Lors de cette étude, un banc de fatigue thermique a été mis au point pour conduire des essais sur une éprouvette cylindrique en acier X38CrMoV5 de dureté 42-47 HRC. Diverses conditions d'essai ont été investiguées, la température maxi du cycle thermique (500 à 685°C), et la vitesse de chauffage (0.7 à 6.5 s). L'effet de ces paramètres sur le dommage a été étudié. La densité et la morphologie des réseaux de faïençage ont été quantifiées par analyse d'images. Des champs de T,

Les fréquences de fonctionnement élevées des puces semi-conductrices génèrent des flux de chaleurs importants qu'il est nécessaire d'évacuer pour éviter la destruction de la puce. Un module standard dans le domaine de l'électronique de puissance est composé d'une puce en silicium, d'un isolant électrique (substrat) et d'un dissipateur thermique (drain) permettant l'évacuation de la chaleur. Cette chaleur induit des contraintes thermomécaniques dues à la dilatation différentielle des matériaux.Deux concepts nouveaux proposés permettent de palier ces problèmes et d'augmenter la fiabilité générale des systèmes électroniques. Le premier est la conception et l'élaboration d'un drain composite à propriétés thermiques adaptatives (coefficient de dilatation thermique et conductivité thermique). Dans le deuxième, une nouvelle méthode d'assemblage est présentée. Elle permet, au moyen d'un film métallique Sn ou Au, de créer des composés intermétalliques stables dans le temps. / The high operating frequencies of semiconductor chips generate heat fluxes it is important to be evacuated in order to avoid the destruction of the chip. A standard module in the field of power electronics is composed of a silicon chip, an electrical insulator (substrate) and a heat sink (drain) for the evacuation of heat. This heat induces thermomechanical stresses due to differential expansion of materials.Two new concepts proposed can overcome these problems and increase the overall reliability of electronic systems. The first is the design and development of a drain composite adaptive thermal properties (thermal expansion coefficient and thermal conductivity). In the second, a new assembly method is presented. It allows, by means of a metal film Sn or Au, intermetallic compounds to create stable over time.