Made available in DSpace on 2014-12-17T15:48:05Z (GMT). No. of bitstreams: 1 LeonardoAC.pdf: 6046620 bytes, checksum: ad9a9332aa6ef3e81e83f93b75f55894 (MD5) Previous issue date: 2006-05-19 / The Reconfigurable Computing is an intermediate solution at the resolution of complex problems, making possible to combine the speed of the hardware with the flexibility of the software. An reconfigurable architecture possess some goals, among these the increase of performance. The use of reconfigurable architectures to increase the performance of systems is a well known technology, specially because of the possibility of implementing certain slow algorithms in the current processors directly in hardware. Amongst the various segments that use reconfigurable architectures the reconfigurable processors deserve a special mention. These processors combine the functions of a microprocessor with a reconfigurable logic and can be adapted after the development process. Reconfigurable Instruction Set Processors (RISP) are a subgroup of the reconfigurable processors, that have as goal the reconfiguration of the instruction set of the processor, involving issues such formats, operands and operations of the instructions. This work possess as main objective the development of a RISP processor, combining the techniques of configuration of the set of executed instructions of the processor during the development, and reconfiguration of itself in execution time. The project and implementation in VHDL of this RISP processor has as intention to prove the applicability and the efficiency of two concepts: to use more than one set of fixed instructions, with only one set active in a given time, and the possibility to create and combine new instructions, in a way that the processor pass to recognize and use them in real time as if these existed in the fixed set of instruction. The creation and combination of instructions is made through a reconfiguration unit, incorporated to the processor. This unit allows the user to send custom instructions to the processor, so that later he can use them as if they were fixed instructions of the processor. In this work can also be found simulations of applications involving fixed and custom instructions and results of the comparisons between these applications in relation to the consumption of power and the time of execution, which confirm the attainment of the goals for which the processor was developed / A Computa??o Reconfigur?vel ? uma solu??o intermedi?ria na resolu??o de problemas complexos, possibilitando combinar a velocidade do hardware com a flexibilidade do software. Uma arquitetura reconfigur?vel possui v?rias metas, entre estas o aumento de desempenho. Dentre os v?rios segmentos em rela??o ?s arquiteturas reconfigur?veis, destacam-se os Processadores Reconfigur?veis. Estes processadores combinam as fun??es de um microprocessador com uma l?gica reconfigur?vel e podem ser adaptados depois do processo de desenvolvimento. Processadores com Conjunto de Instru??es Reconfigur?veis (RISP -Reconfigurable Instruction Set Processors) s?o um subconjunto dos processadores reconfigur?veis, que visa como meta a reconfigura??o do conjunto de instru??es do processador, envolvendo caracter?sticas referentes aos padr?es de instru??es como formatos, operandos, e opera??es elementares. Este trabalho possui como objetivo principal o desenvolvimento de um processador RISP, combinando as t?cnicas de configura??o do conjunto de instru??es do processador executadas em tempo de desenvolvimento, e de reconfigura??o do mesmo em tempo de execu??o. O projeto e implementa??o em VHDL deste processador RISP tem como intuito provar a aplicabilidade e a efici?ncia de dois conceitos: utilizar mais de um conjunto de instru??o fixo, com apenas um ativo em determinado momento, e a possibilidade de criar e combinar novas instru??es, de modo que o processador passe a reconhec?-las e utiliz?-las em tempo real como se estas existissem no conjunto de instru??o fixo. A cria??o e combina??o de instru??es ? realizada mediante uma unidade de reconfigura??o incorporada ao processador. Esta unidade permite que o usu?rio possa enviar instru??es customizadas ao processador para que depois possa utiliz?-las como se fossem instru??es fixas do processador. Neste trabalho tamb?m encontram-se simula??es de aplica??es envolvendo instru??es fixas e customizadas e resultados das compara??es entre estas aplica??es em rela??o ao consumo de pot?ncia e ao tempo de execu??o que confirmam a obten??o das metas para as quais o processador foi desenvolvido

Made available in DSpace on 2014-12-17T15:48:12Z (GMT). No. of bitstreams: 1 CamilaA.pdf: 551643 bytes, checksum: c211e0d0bbaf86da86337efffe6f407b (MD5) Previous issue date: 2007-07-28 / The Reconfigurables Architectures had appeares as an alternative to the ASICs and the GGP, keeping a balance between flexibility and performance. This work presents a proposal for the modeling of Reconfigurables with Chu Spaces, describing the subjects main about this thematic. The solution proposal consists of a modeling that uses a generalization of the Chu Spaces, called of Chu nets, to model the configurations of a Reconfigurables Architectures. To validate the models, three algorithms had been developed and implemented to compose configurable logic blocks, detection of controllability and observability in applications for Reconfigurables Architectures modeled by Chu nets / As Arquiteturas Reconfigur?veis surgiram no ambiente acad?mico como uma alternativa aos ASICs e aos GGP, mantendo um equil?brio entre flexibilidade e performance. Este trabalho apresenta uma proposta para a modelagem de Arquiteturas Reconfigur?veis com Espa?os de Chu, descrevendo os principais assuntos relativos a esta tem?tica. A solu??o proposta consiste em uma modelagem que utiliza uma generaliza??o dos Espa?os de Chu, denominada de Chu nets, para modelar as configura??es de uma Arquitetura Reconfigur?vel. Como forma de validar os modelos, foram desenvolvidos e implementados tr?s algoritmos que realizam a composi??o de c?lulas l?gicas program?veis, detec??o dos vetores de controlabilidade e observabilidade em aplica??es para Arquiteturas Reconfigur?veis, que est?o modeladas atrav?s das Chu nets