The game QuantoJump is developed in the programming language Java to be an educational game in quantum physics. By illustrating quantum mechanical laws of electron transitions with shapes and colours, QuantoJump hopes to spark interest and create a more intuitive understanding of quantum physics. The result is a game where the player plays as an electron in the outermost shell of an atom, with the goal of getting to the innermost shell. This while not making forbidden jumps by following the laws of electron transitions dictated by quantum physics. The programming of the game was done in the integrated develpoment environment Eclipse. The soundtrack and graphic illustrations were created uniquely for QuantoJump.

Darbe nagrinėjami objektinio programavimo principai. Apžvelgiama Java programavimo kalba, jos platformos, virtualioji mašina, programų tipai. Apžvelgiami Java baziniai paketai, klasės. Aprašyta programavimo aplinka ir vartotojo grafinės sąsajos (interfeiso) kūrimas NetBeans aplinkoje. Aprašyti pagrindiniai swing ir awt paketų komponentai. Programiškai realizuoti ir aprašyti keli uždaviniai NetBeans aplinkoje, kurie demonstruoja vartotojo grafinės sąsajos kūrimą. Darbo tikslas yra NetBeans aplinkos taikymas objektinio programavimo mokymo tikslams. / In this work are analyzed objective programming principles. Reviewed JAVA programming language, its platforms, virtual machine (apparatus), program types. Also are overviewed JAVA basic packets, classes. Described programming environment and user graphic interface creation in NetBeans environment. Described main SWING and AWT packets component. Program realized and described few tasks in NetBeans environment which demonstrates user graphic connections creation. Work purpose is NetBeans environment application for studying objective programming.

Darbe aptariami tipinių kompiuterių tinklų registravimo sistemų technologiniai trūkumai, pateikiama gedimų registracijos sistema papildyta nešiojamais įrenginiais. Analizuojamos galimybės sukurti ir įdiegti į praktiką kompiuterių tinklų gedimų registravimo programinį produktą delniniams kompiuteriams. Darbe analizuojamos delninių kompiuterių operacinės sistemos ir jų ypatybės, parinkta optimali aplikacijos kūrimo platforma. Sukurtas programinis produktas testuotas keliose operacinėse sistemose. Testavimo rezultatai patvirtino siūlomos sistemos mobilumo privalumus. Šiame darbe buvo analizuojamos bei projektuojamos galimybės, kuo labiau adaptuoti kompiuterinių sistemų gedimų registravimo programinį produktą delniniams kompiuteriams ir visa tai pritaikyti kasdieniniame darbe. Tyrime išanalizuotos delninių kompiuterių operacinės sistemos ir jų ypatybės, programų kūrimo įrankiai, duomenų bazių panaudojimo galimybės. / The paper analyzes the handheld computer operating systems and their characteristics, selected the optimum application development platform. The software product is tested in several operating systems. Test results confirmed the proposed system of mobility benefits. Examines the opportunities to develop and implement the practice of computer networks fault recording software products handheld computers. This work was analyzed and designed opportunities, as much as possible to adapt computer systems failure recording software products, and handheld computers all of which adapt everyday work. The study analyzed the handheld computer operating systems and their characteristics, application development tools, database options.

The current OpenModelica Complier (OMC) translates Modelica models into executable Ccodethrough several stages. The Code Generator is the final stage of the compiler whichgenerates target C-code from the optimized sorted equations. Recently, the Code Generator inOMC has been rewritten using the OpenModelica text template language. This gives a moreconcise and easier to understand code generator. Modeling and simulation is becomingincreasingly used in several application areas. There is demand for the OpenModelicaComplier (OMC) to generate code in languages like C#, CSharp, XML, JAVA and so on. Inthis thesis work, we implement a Java code generator to translate the internal equation-basedmodels in OpenModelica and its extension MetaModelica into a Java code representation. Tocreate the Java code generator we used the OpenModelica text template language, also calledSusan. This work is an important step on the way to finalize a full version of a Java CodeGenerator for the OpenModelica Complier (OMC).

Thesis (Doctoral)--Universität Bielefeld, 1985. / Includes bibliographical references (p. 480-501).

Thesis (doctoral)--Rijksuniversiteit te Leiden, 1921.

El objetivo general de este trabajo consiste en extender el framework Reflex para soportar context-aware aspects. Este nuevo framework permitirá integrar sensores de contexto implementados con WildCAT para el desarrollo de una aplicación modelo que requiera aspectos context-aware.

Orientador: Renata Spolon Lobato / Banca: Eduardo Marques / Banca: Aleardo Manacero Junior / Resumo: Durante esta pesquisa, foram investigados conceitos relacionados à computação reconfigurável, processo de compilação e funcionamento da compilação Java, especialmente no que se refere à manipulação de bytecodes. O principal objetivo é a elaboração conceitual de um compilador capaz de traduzir bytecodes de um aplicativo Java para código binário obediente ao conjunto de instruções do processador Nios II da Altera®, acompanhada de algumas implementações. Com este compilador, será possível a construção de programas para dispositivos que utilizem o processador Nios II, como dispositivos de sistemas embarcados, a partir da linguagem Java. Isto proporciona uma forma ágil para a elaboração de aplicativos para sistemas desse tipo. Implementações relevantes foram desempenhadas de forma a comprovar o funcionamento do referido compilador. Tais implementações abrangeram suporte de bytecodes referentes a um subconjunto da linguagem Java, bem como a criação de estruturas de representação intermediária e mecanismos para geração de código final. Além disso, foram desenvolvidos um simulador e um montador de instruções do Nios II de forma a auxiliar no andamento do trabalho. Como resultado, pôde-se verificar que é possível o desenvolvimento de tal ferramenta e que sua existência contribui para o desenvolvimento de outras ferramentas ou aplicativos inseridos no contexto de computação reconfigurável. / Abstract: During this research, concepts concerning about reconfigurable computing, compiling process and Java compilation were investigated, especially relating to bytecode generation. The goal of this research is twofold: first, the conceptual development of a compiler that is able to translate bytecodes from a Java application to binary code compliant with Altera™ Nios II processor instruction set, and second, provide a set of appropriate implementations for the proposed compiler. With this compiler, it will be possible to construct programs for devices that use Nios II processor, as embedded systems devices, from Java language, providing an agile manner for applications' building for this kind of systems. Relevant implementations were performed to prove compiler's functionalities. Such implementations covered bytecodes' support to a Java language subset, as well as intermediate structures and final code generation mechanisms. Besides, a simulator and an assembler for Nios II instructions were developed to help this work's evolution. As result, it was possible to verify that the development of such tool is feasible and contributes to the generation of other tools and applications inserted in the context of reconfigurable computing. / Mestre

Made available in DSpace on 2014-06-11T19:29:39Z (GMT). No. of bitstreams: 0 Previous issue date: 2009-02-27Bitstream added on 2014-06-13T20:39:05Z : No. of bitstreams: 1 lima_ws_me_sjrp.pdf: 1076568 bytes, checksum: 2b137d2ad2832d04670f7d9c091eb474 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / Durante esta pesquisa, foram investigados conceitos relacionados à computação reconfigurável, processo de compilação e funcionamento da compilação Java, especialmente no que se refere à manipulação de bytecodes. O principal objetivo é a elaboração conceitual de um compilador capaz de traduzir bytecodes de um aplicativo Java para código binário obediente ao conjunto de instruções do processador Nios II da Altera®, acompanhada de algumas implementações. Com este compilador, será possível a construção de programas para dispositivos que utilizem o processador Nios II, como dispositivos de sistemas embarcados, a partir da linguagem Java. Isto proporciona uma forma ágil para a elaboração de aplicativos para sistemas desse tipo. Implementações relevantes foram desempenhadas de forma a comprovar o funcionamento do referido compilador. Tais implementações abrangeram suporte de bytecodes referentes a um subconjunto da linguagem Java, bem como a criação de estruturas de representação intermediária e mecanismos para geração de código final. Além disso, foram desenvolvidos um simulador e um montador de instruções do Nios II de forma a auxiliar no andamento do trabalho. Como resultado, pôde-se verificar que é possível o desenvolvimento de tal ferramenta e que sua existência contribui para o desenvolvimento de outras ferramentas ou aplicativos inseridos no contexto de computação reconfigurável. / During this research, concepts concerning about reconfigurable computing, compiling process and Java compilation were investigated, especially relating to bytecode generation. The goal of this research is twofold: first, the conceptual development of a compiler that is able to translate bytecodes from a Java application to binary code compliant with Altera™ Nios II processor instruction set, and second, provide a set of appropriate implementations for the proposed compiler. With this compiler, it will be possible to construct programs for devices that use Nios II processor, as embedded systems devices, from Java language, providing an agile manner for applications’ building for this kind of systems. Relevant implementations were performed to prove compiler’s functionalities. Such implementations covered bytecodes’ support to a Java language subset, as well as intermediate structures and final code generation mechanisms. Besides, a simulator and an assembler for Nios II instructions were developed to help this work’s evolution. As result, it was possible to verify that the development of such tool is feasible and contributes to the generation of other tools and applications inserted in the context of reconfigurable computing.

CoordenaÃÃo de AperfeiÃoamento de Pessoal de NÃvel Superior / Unidades de aceleraÃÃo grÃca, ou GPU (Graphical Processing Units ), tem se consolidado nos Ãltimos anos para computaÃÃo de propÃsito geral, para aceleraÃÃo de trechos crÃticos de programas que apresentam requisitos severos de desempenho quanto ao tempo de execuÃÃo. GPUs constituem um dentre vÃrios tipos de aceleradores computacionais de propÃsito geral que tem sido incorporados em vÃrias plataformas de computaÃÃo de alto desempenho, com destaque tambÃm para as MIC (Many Integrated Cores ) e FPGA (Field Programmable Gateway Arrays ). A despeito da Ãnfase nas pesquisas de novos algoritmos paralelos capazes de explorar o paralelismo massivo oferecido por dispositivos GPGPU, ainda sÃo incipientes as iniciativas sobre novas abstraÃÃes de programaÃÃo que tornem mais simples a descriÃÃo desses algoritmos sobre GPGPUs, sem detrimento à efciÃncia. Ainda à necessÃrio que o programador possua conhecimento especÃfico sobre as peculiaridades da arquitetura desses dispositivos, assim como tÃcnicas de programaÃÃo que nÃo sÃo do domÃnio mesmo de programadores paralelos experientes na atualidade. Nos Ãltimos anos, a NVIDIA, indÃstria que tem dominado a evoluÃÃo arquitetural dos dispositivos GPGPU, lanÃou a arquitetura Kepler, incluindo o suporte Ãs extensÃes Hyper-Q e Dynamic Parallelism (DP), as quais oferecem novas oportunidades de expressÃo de padrÃes de programaÃÃo paralela sobre esses dispositivos. Esta dissertaÃÃo tem por objetivo a proposta de novas abstraÃÃes de programaÃÃo paralela sobre uma linguagem orientada a objetos baseada em Java, a m de expressar computaÃÃes paralelas heterogÃneas do tipo multicore/manycore, onde o dispositivo GPU à compartilhado por um conjunto de threads paralelas que executam no processador hospedeiro, em um nÃvel de abstraÃÃo mais elevado comparado Ãs alternativas existentes, porÃm ainda oferecendo ao programador total controle sobre o uso dos recursos do dispositivo. O projeto das abstraÃÃes dessa linguagem proposta, doravante chamada Fusion, parte da expressividade oferecida pela arquitetura Kepler. / Acceleration units free, or GPU (Graphical Processing Units), have been consolidated in recent years for general purpose computing for accelerating critical sections of programs that exhibit high standards of performance and the execution time. GPUs are one of several types of general-purpose computational accelerators that have been built on various platforms for high performance computing, especially also for the MIC (Many Integrated Cores) and FPGA (Field Programmable Gateway Arrays). Despite the emphasis on the research of new parallel algorithms capable of exploiting the massive parallelism offered by GPGPU devices are still incipient initiatives on new programming abstractions that make the simplest description of these algorithms on GPGPUs, without detriment to the effciency. It is still necessary that the programmer has specific knowledge of the peculiarities of the architecture of these devices, as well as programming techniques that are not domain even experienced parallel programmers today. In recent years, NVIDIA, an industry that has dominated the evolution of architectural GPGPU devices, launched the Kepler architecture, including extensions to support Hyper-Q and Dynamic Parallelism (DP), which offer new opportunities for expression patterns of parallel programming on such devices. This paper aims at proposing new programming abstractions over a parallel object-oriented language based on Java, am expressing parallel computations heterogeneous type multicore / manycore, where the GPU device is shared by a set of parallel threads running in host processor, on a higher level of abstraction compared to existing alternatives, but still offering the programmer full control over the use of device capabilities. The design of this proposed language abstractions, hereinafter called Fusion, part of the expressiveness offered by Kepler architecture.