Des études récentes ont montré qu’une mesure électrique permettait de caractériser les interfaces multi-contacts. Ces recherches initiées dans les milieux granulaires sont transposées dans un cadre technologique dédié au monitoring et au diagnostic des défauts dans les roulements. Cette méthode innovante exploite la richesse et la sensibilité d’une mesure électrique localisée et corrélée à l’état de chargement d’un roulement. Pour démontrer le potentiel de cette méthode, des mesures électriques expérimentales sont effectuées sur un banc de roulements et l’analyse des signaux révèle des similitudes avec les traditionnelles méthodes de surveillance. D’un point de vue numérique, le roulement est modélisé avec la méthode des éléments discrets (MED), d’ordinaire dédiée à l’étude des milieux granulaires, à partir de laquelle le comportement mécanique du roulement en dynamique est reproduit. Une formulation électromécanique est ensuite introduite pour en déduire une grandeur électrique numérique d’un roulement en fonctionnement, à comparer avec l'expérimentation. Des signatures électriques typiques en réponse à des sollicitations complexes (défauts, jeux, balourds, etc) sont étudiées et l’étude du comportement mécanique des bagues ouvre des perspectives intéressantes pour comprendre et modéliser leur endommagement. Alors que de nombreuses études ont été menées sur le suivi vibratoire des roulements, le recours à une méthode électrique localisée, sans capteur, est inexploité et prometteur / Recent studies have shown that an electric measurement made it possible to characterize the multi-contacts interfaces. The research initiated in granular media are transposed in a technological environment dedicated to monitoring and diagnosis of defects in bearings. This innovative method exploits the richness and sensitivity of a localized electrical measurement and correlated to the bearing load status. To demonstrate the potential of this method, experimentals electrical measurements are performed on a bench and signal analysis reveals similarities with traditional monitoring methods. From a numerical point of view, the bearing is modeled with the discrete element method (DEM), usually dedicated to the study of granular media, from which the mechanical behavior of the bearing dynamic is well reproduced. Electromechanical formulation is then introduced to derive a numerical electrical quantity of a bearing in operation, compared with the experiment. Typical electrical signatures in response to complex stresses (defects, clearance, imbalance, etc.) are studied. Studies of the mechanical behavior of rings opens interesting perspectives to understand and model their damage. While many studies have been conducted on the vibration monitoring of bearings, the use of a localized electrical method without sensor is still untapped and has promising results

Dans ce travail faisant partie du projet FUI COMET (AAP9), nous avons dans un premier temps réalisé volontairement des contaminations métalliques pour différents contaminants (Ni, Mo, Cr, Fe, Au) à des doses maîtrisées soit en surface par spin coating, soit dans le volume par implantation ionique de wafers de silicium. Puis divers composants (diodes, transistor MOS ...) ont été fabriqués sur ces plaquettes contaminées.Ensuit, pour bien étudier l’impact de la contamination métallique sur des performances des composants, des caractérisations électriques ont été menées sur ces échantillons : caractéristiques Courant-Tension I(V), Capacité-Tension C(V) et ZERBST. La contamination surfacique par le nickel a présenté un impact important sur la dégradation de la durée de vie de génération des porteurs minoritaires. L’étude des caractéristiques I(V) sur des échantillons implantés par le molybdène a révélé une augmentation nette du courant inverse d’une diode Schottky avec un effet de dose cohérent. Les nombreuses mesures électriques sur les dispositifs fabriqués dans l’industrie (procédé MOS) sur des wafers contaminés volontairement par dépôt en solution sur la surface de silicium de Ni, Mo et Cr juste avant le début du procédé de grille ont montré l’absence d’influence significative de dégradation des performances des composants.Enfin, le logiciel SYNOPSYS SENTAURUS TCAD a été utilisé pour développer des modèles spécifiques permettant de reproduire l’impact des contaminants métalliques sur les caractéristiques ou la fiabilité des composants. / In this work which is part of the FUI project COMET (AAP9), intentional metallic contaminations have been realized for different contaminants (Ni, Mo, Cr, Fe, Au) either on the surface of silicon wafers by a spin-coating technique or in the bulk of silicon wafers by ion implantation. Then various devices (diodes, MOS transistor ...) were fabricated on these wafers contaminated.Secondly, in order to study the impact of metallic contamination on the performance of devices, some electrical characterizations have been carried out on these samples: Current-voltage characteristics I(V), Capacitance-Voltage C(V) and ZERBST. Surface contamination by nickel resulted in a significant impact on the degradation of the generation lifetime of minority carriers. The study of the characteristics I(V) on implanted samples by molybdenum showed that the reverse current of a Schottky diode increased with the concentration of contamination. The numerous electrical measurements on devices manufactured in the industry (MOS process) on wafers which have been contaminated intentionally by deposition solution on the silicon surface of Ni, Mo and Cr before the MOS process showed the absence of significant influence of degradation on the performances of devices.Finally, the software SYNOPSYS Sentaurus TCAD was used to develop the models to reproduce the impact of metallic contaminants on the electrical characteristics or reliability of the devices.

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la " loi " de Moore, qui définit les tendances de l'industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d'effortssont consentis pour maintenir les performances des composants en dépit des effets de canaux courts,des fluctuations induites par le nombre de dopants.... [2-4]. D'autre part, la réduction des dimensionséquivalentes devient de plus en plus importante de nos jours et de nouvelles solutions pour laminiaturisation reposant sur la conception et les procédés technologiques sont nécessaires. Pour cela,des solutions nouvelles sont nécessaires, en termes de matériaux, d'architectures de composants et detechnologies, afin d'atteindre les critères requis pour la faible consommation et les nouvellesfonctionnalités pour les composants futurs ("More than Moore" et "Beyond CMOS"). A titred'exemple, les transistors à film mince (TFT) sont des dispositifs prometteurs pour les circuitsélectroniques flexibles et transparents.

Le domaine des nanofils semi-conducteurs est en pleine expansion depuis ces dix dernières années grâce à leurs applications dans de nombreux domaines tels que l’électronique ou la conversion d’énergie. Dans cette étude on part d’une base de nanofil de germanium (le canal), on dépose des contacts métalliques qui seront chauffés par effet joule. Une différence de potentiel est alors appliquée au contact d’entrée (la source), le courant électrique est récupéré et mesuré par le contact de sortie (le drain). Une réaction à l’état solide permet aux atomes du métal de diffuser dans le nanofil. La propagation d'une phase métal/semi-conducteur est suivie dans un microscope électronique en transmission (MET) dont la résolution permet une observation à l’échelle atomique au niveau de la source, le drain et le canal. Les dispositifs caractérisés au cours de ce stage ont été élaborés à partir de deux types de membranes, l’une plane et l’autre avec des trous. Chacune d’entre elles sont constituées d’une couche de nitrate de silicium Si3N4 à leurs surfaces présentant l’avantage d’être transparents aux électrons et isolants au courant. / Semiconductor nanowires (NWs) are promising candidates for many device applications ranging from electronics and optoelectronics to energy conversion and spintronics. However, typical NW devices are fabricated using electron beam lithography and therefore source, drain and channel length still depend on the spatial resolution of the lithography. In this work we show fabrication of NW devices in a transmission electron microscope (TEM) where we can obtain atomic resolution on the channel length using in-situ propagation of a metallic phase in the semiconducting NW independent of the lithography resolution. We show results on semiconducting NW devices fabricated on two different electron transparent Si3N4 membranes: a planar membrane and a membrane where devices are suspended over holes. First we show the process of making lithographically defined reliable electrical contacts on individual NWs. Second we show first results on in-situ propagation of a metal-semiconductor phase in Ge NWs by joule heating, while measuring the current through the device. Two different devices are studied: one with platinum metal contacts and one with copper contacts. Different phenomena can occur in CuGe NWs during phase propagation.

Selon la feuille de route des industriels de la microélectronique (ITRS), la dimension critiqueminimum des MOSFET en 2026 ne devrait être que de 6 nm [1]. La miniaturisation du CMOS reposeessentiellement sur deux approches, à savoir la réduction des dimensions géométriques physiques etdes dimensions équivalentes. La réduction géométrique des dimensions conduit à la diminution desdimensions critiques selon la « loi » de Moore, qui définit les tendances de l’industrie dessemiconducteurs. Comme la taille des dispositifs est réduite de façon importante, davantage d’effortssont consentis pour maintenir les performances des composants en dépit des effets de canaux courts,des fluctuations induites par le nombre de dopants…. [2-4]. D’autre part, la réduction des dimensionséquivalentes devient de plus en plus importante de nos jours et de nouvelles solutions pour laminiaturisation reposant sur la conception et les procédés technologiques sont nécessaires. Pour cela,des solutions nouvelles sont nécessaires, en termes de matériaux, d’architectures de composants et detechnologies, afin d’atteindre les critères requis pour la faible consommation et les nouvellesfonctionnalités pour les composants futurs (“More than Moore” et “Beyond CMOS”). A titred’exemple, les transistors à film mince (TFT) sont des dispositifs prometteurs pour les circuitsélectroniques flexibles et transparents. / Novel advanced metal-oxide semiconductor (MOS) devices such as fully-depleted-silicon-on-insulator (FD-SOI) Tri-gate transistor, junctionless transistor, and amorphous-oxide-semiconductor thin film transistor were developed for continuing down-scaling trend and extending the functionality of CMOS technology, for example, the transparency and the flexibility. In this dissertation, the electrical characteristics and modeling of these advanced MOS devices are presented and they are analyzed. The sidewall mobility trends with temperature in multi-channel tri-gate MOSFET showed that the sidewall conduction is dominantly governed by surface roughness scattering. The degree of surface roughness scattering was evaluated with modified mobility degradation factor. With these extracted parameters, it was noted that the effect of surface roughness scattering can be higher in inversion-mode nanowire-like transistor than that of FinFET. The series resistance of multi-channel tri-gate MOSFET was also compared to planar device having same channel length and channel width of multi-channel device. The higher series resistance was observed in multi-channel tri-gate MOSFET. It was identified, through low temperature measurement and 2-D numerical simulation, that it could be attributed to the variation of doping concentration in the source/drain extension region in the device. The impact of channel width on back biasing effect in n-type tri-gate MOSFET on SOI material was also investigated. The suppressed back bias effects was shown in narrow device (Wtop_eff = 20 nm) due to higher control of front gate on overall channel, compared to the planar device (Wtop_eff = 170 nm). The variation of effective mobility in both devices was analyzed with different channel interface of the front channel and the back channel. In addition, 2-D numerical simulation of the the gate-to-channel capacitance and the effective mobility successfully reconstructed the experimental observation. The model for the effective mobility was inherited from two kinds of mobility degradations, i.e. different mobility attenuation along lateral and vertical directions of channel and additional mobility degradation in narrow device due to the effect of sidewall mobility. With comparison to inversion-mode (IM) transistors, the back bias effect on tri-gate junctionless transistors (JLTs) also has been investigated using experimental results and 2-D numerical simulations. Owing to the different conduction mechanisms, the planar JLT shows more sensitive variation on the performance by back biasing than that of planar IM transistors. However, the back biasing effect is significantly suppressed in nanowire-like JLTs, like in extremely narrow IM transistors, due to the small portion of bulk neutral channel and strong sidewall gate controls. Finally, the characterization method was comprehensively applied to a-InHfZnO (IHZO) thin film transistor (TFT). The series resistance and the variation of channel length were extracted from the transfer curve. And mobility values extracted with different methods such as split C-V method and modified Y-function were compared. The static characteristic evaluated as a function of temperature shows the degenerate behavior of a-IHZO TFT inversion layer. Using subthreshold slope and noise characteristics, the trap information in a-IHZO TFT was also obtained. Based on experimental results, a numerical model for a-IHZO TFT was proposed, including band-tail states conduction and interface traps. The simulated electrical characteristics were well-consistent to the experimental observations. For the practical applications of novel devices, the electrical characterization and proper modeling are essential. These attempts shown in the dissertation will provides physical understanding for conduction of these novel devices.