by Yun-hung Ng. / Thesis (M.Phil.)--Chinese University of Hong Kong, 1999. / Includes bibliographical references. / Text in English; abstracts in English and Chinese. / by Yun-hung Ng. / Abstract --- p.ii / 論文摘要 --- p.iii / Acknowledgements --- p.iv / Table of Contents --- p.v / List of Figures --- p.ix / List of Tables --- p.xi / Chapter Chapter 1 --- INTRODUCTION --- p.1 / Chapter 1.1 --- Background of Study --- p.1 / Chapter 1.2 --- General Properties of a-SiNx and a-SiOxNy --- p.1 / Chapter 1.3 --- Common Preparation Methods of a-SiNx and a-SiOxNy --- p.2 / Chapter 1.4 --- Applications of a-SiNx in Microelectronics --- p.4 / Chapter 1.5 --- Applications of a-SiOxNy in Microelectronics --- p.6 / References --- p.8 / Chapter Chapter 2 --- METHODOLOGY --- p.10 / Chapter 2.1 --- Introduction --- p.10 / Chapter 2.2 --- Mott Rule --- p.10 / Chapter 2.3 --- Random Mixture Model --- p.11 / Chapter 2.4 --- Random Bonding Model --- p.12 / Chapter 2.5 --- Hasegawa Model --- p.15 / References --- p.20 / Chapter Chapter 3 --- INSTRUMENTATION --- p.21 / Chapter 3.1 --- X-ray Photoelectron Spectroscopy (XPS) --- p.21 / Chapter 3.1.1 --- Fundamental Theory of XPS --- p.21 / Chapter 3.1.2 --- Qualitative Analysis using XPS --- p.25 / Chapter 3.1.2.1 --- Chemical Shift --- p.25 / Chapter 3.1.2.2 --- Angular Effect on XPS --- p.28 / Chapter 3.1.2.3 --- Valence Band Investigation --- p.28 / Chapter 3.1.3 --- Quantitative Analysis using XPS --- p.30 / Chapter 3.1.4 --- Instrumental Setup of XPS --- p.33 / Chapter 3.2 --- Ultraviolet Photoelectron Spectroscopy --- p.37 / Chapter 3.2.1 --- Basic Theory of UPS --- p.37 / Chapter 3.2.2 --- Instrumentation --- p.38 / References --- p.41 / Chapter Chapter 4 --- SHORT RANGE ORDER OF a-SiNx --- p.42 / Chapter 4.1 --- Sample Preparation --- p.42 / Chapter 4.2 --- XPS Analysis of a-SiNx --- p.43 / Chapter 4.2.1 --- Angle Resolved XPS Analysis --- p.43 / Chapter 4.2.2 --- RB Model and RM Model Simulation of a-SiNx --- p.43 / Chapter 4.2.3 --- Intermediate Mixture (IM) Model --- p.50 / Chapter 4.2.4 --- Valence Band Structure of a-SiNx --- p.51 / Chapter 4.3 --- Raman Measurements --- p.54 / Chapter 4.4 --- Photoluminescence of a-SiNx --- p.54 / Chapter 4.5 --- Large Scale Potential Fluctuations in a-SiNx --- p.56 / Chapter 4.6 --- Conclusion --- p.61 / References --- p.62 / Chapter Chapter 5 --- MOTT RULE VERIFICATION OF a-SiOxNy --- p.65 / Chapter 5.1 --- Sample Preparation --- p.65 / Chapter 5.2 --- Validity of Mott Rule on a-SiOxNy --- p.66 / Chapter 5.3 --- Conclusion --- p.73 / References --- p.74 / Chapter Chapter 6 --- SHORT RANGE ORDER OF a-SiOxNy --- p.75 / Chapter 6.1 --- Angle Resolved XPS Analysis --- p.75 / Chapter 6.2 --- Random Bonding Model Simulation of a-SiOxNy --- p.75 / Chapter 6.3 --- Conclusion --- p.79 / References --- p.82 / Chapter Chapter 7 --- CONCLUSIONS --- p.83

Qin Shuijie. / "August 2002." / Thesis (Ph.D.)--Chinese University of Hong Kong, 2002. / Includes bibliographical references (p. 109-123). / Electronic reproduction. Hong Kong : Chinese University of Hong Kong, [2012] System requirements: Adobe Acrobat Reader. Available via World Wide Web. / Electronic reproduction. Ann Arbor, MI : ProQuest Information and Learning Company, [200-] System requirements: Adobe Acrobat Reader. Available via World Wide Web. / Mode of access: World Wide Web. / Abstracts in English and Chinese.

Este trabalho teve como objetivo principal o estudo de técnicas de nanofabricação aplicadas a filmes semicondutores do grupo 111-V, crescidos pela técnica de epitaxia por feixe molecular. Padrões, visando o domínio da técnica e a produção de nano-estruturas foram criados em filmes de GaAs utilizando-se a técnica de litografia por feixe de elétrons e ataques químicos. Os padrões foram gerados a partir de um software especial de controle que, acoplado ao microscópio eletrônico de varredura, através de uma interface, permite o controle externo da varredura x-y do feixe de elétrons. Estudamos o comportamento da espessura do filme de elétron-resiste poli (metacrilato de metila) (PMMA) em função da temperatura, aplicando soluções com pesos moleculares variados sobre filmes semicondutores, dissolvidos em Xileno, Monoclorobenzeno e Acetona. Investigamos o uso do ultra-som nos processos de revelação do PMMA e no ataque químico de superfícies de GaAs. Através da análise do ataque químico empregando várias formulações a base de ácidos em GaAs (100) e (3 1 l)A e B, determinamos a velocidade de ataque em cada caso, classificando as propriedades obtidas para a superfície. Em GaAs (100) avaliamos a dependência entre a rugosidade da face atacada e o tempo de ataque para uma solução de NH4OH:H2O (pH=7). Os resultados por nós obtidos formam um conjunto de dados que servirão de apoio a trabalhos futuros, desenvolvidos em nano-fabricação aplicada a filmes de GaAs, crescido em planos diferentes do (100). / This work had as main objective the study of nanofabrication techniques applied to thin semiconductor 111-V films, grown by molecular beam epitaxy. Patterns were generated to verifying the domain of the technique in the production of nanostructures in GaAs films, by means of chemical attack and electro-lithography. The patterns were generated with special software that connects the electronic microscope(Leo 440), through an interface that allows the externa1 control of the x-y sweeping for the electron beam. We studied the behaviour of the thickness of the electron-resists films of poly-methyl-metacrilate in hnction of the Spinner rotation, applying solutions with varied molecular weights on semiconductor films, dissolved in Xilene, Monoclorobenzene and Acetone. We investigated the use of the ultra-sound in the processes of revelation of PMMA and in the chemical attack of surfaces of GaAs. Through the analysis of the chemical attack using severa1 formulations of acids in GaAs (100) and (311)A and B, we determined the attack rate in each case, classifying the properties obtained for the surface. In GaAs (100) we evaluated the dependence between the nano-rugosity of the attacked face with the time of attack for a solution of NH4OH:H2O2 (pH=7). The results obtained by us form a group of data that will support future works, to be developed in nanofabrication applied to GaAs thin films grown in plans different from the (100).

sans

Un système microprogramable multiprocesseur de filtrage en ligne des dimuons de hautes masses a été développé comme trigger de second niveau dans le cadre de l'expérience NA10 au SPS du CERN. Cette thèse présente le matériel et décrit en détails le logiciel et les performances du filtrage.

L'évolution des technologies d'intégration sur silicium permet de réaliser des systèmes sur puce (SoC) implémentant un nombre croissant d'unités de traitement. Les structures de communication sur puce deviennent un lélément essentiel pour la conception d'un SoC. dans ce contexte, le LETI propose une plateforme implémentant les fonctionnalités de la couche physique pour des systèmes de télécommunication sans-fil haut-débit en utilisant une architecture de réseaux sur puces (NoC). Les contributions de cette thèse portent d'abord sur la modélisation des NoC. L'environnement de modélisation proposé est basé sur l'outil de simulation NS-2. Ensuite, les travaux abordent les problèmatiques de la gestion des communications et du contrôle des traitements avec un système distribué sur un NoC. La solution présentée utilise une architecture d'interface réseau reconfigurable associée à chaque unité de traitement. L'ensemble de cette approche a été modélisé et simulé dans un environnement mixte VHDL et SystemC.

Les travaux présentés dans ce document concernent la conception conjointe matériel/logiciel (Hardware/Software Co-design) d'applications orientées multimédia (essentiellement de type "enfouies" ou embedded) à un niveau d'abstraction dit système. Ces travaux sont menés au sein du L.E.S.T.E.R dans le groupe de recherche Adéquation Architecture Systèmes (AAS).<br />Les systèmes enfouis sont de plus en plus présents dans la vie quotidienne, que ce soit pour un usage professionnel ou personnel. On peut citer par exemple les téléphones mobiles, les assistants personnels (PDA), les consoles de jeux vidéos portables, les lecteurs multimédias portables (MP3 et consorts). On trouve aussi de plus en plus de systèmes enfouis dans les automobiles, les appareils domestiques "intelligents" etc. Les fonctions qui peuvent être intégrées dans ce type de système peuvent être, par exemple, de type traitement de signal numérique (filtrage, compression/décompression audio-vidéo,...), de type télécommunication (protocole réseau,...) ou bien encore contrôle/commande (domotique...).<br />La complexité grandissante des applications fait qu'il est nécessaire de pouvoir aborder leurs conceptions à des niveaux d'abstractions élevés. En effet, il est très intéressant de travailler à ces niveaux (par exemple au niveau système) car les gains (en surface/temps/consomation/coût) qu'il est possible d'obtenir par diverses transformations (tant algorithmiques qu'architecturales) sont proportionnels au niveau d'abstraction auquel on se situe. De plus, les décisions prises au niveau système peuvent avoir un impact très important en terme de développement industriel.<br />En effet, une mauvaise adéquation application/architecture (architecture sur/sous-dimensionnée ou mal adaptée aux caractéristiques de l'application) peut imposer, soit de mettre sur le marché un produit trop cher ou peu performant, soit de relancer un cycle de conception entraînant des délais pouvant être rédhibitoires. L'ensemble de ces décisions à prendre peut être vu comme un espace de solutions potentielles à parcourir. Celui-ci étant très vaste pour une application (ensemble des couples algorithmes / architectures), il est nécessaire de l'explorer et d'effectuer des choix afin de le réduire. On conçoit aisément que cette exploration, lorsqu'elle est effectuée au niveau système, doit présenter un bon compromis vitesse (espace des solutions très vaste) Vs. précision (les choix faits sont lourds en conséquence pour la suite du flot de conception).<br />Les outils de conception actuels, pour de tels systèmes, sont connus sous le nom d'outils de codesign et se situent à des niveaux d'abstractions relativement faibles.<br />En outre, la plupart de ces outils partent d'une architecture cible figée (matériel et logiciel, par exemple un processeur et un ASIC) pour laquelle est choisie l'implantation soit matérielle (sur ASIC ou FPGA), soit logicielle de telle ou telle fonction pré-caractérisée. Ces outils ne permettent donc pas d'explorer les architectures propres aux différentes fonctions (estimation statique Vs. estimation dynamique). Il y a donc un nouveau pas à franchir, celui de l'exploration système comme moyen de choisir l'architecture cible ou bien encore de fixer les paramètres pour une architecture cible figée mais générique.<br />La méthode proposée dans cette thèse vise à réduire progressivement l'espace des solutions en permettant au concepteur d'effectuer des compromis entre plusieurs solutions, et ce à chaque niveau d'abstraction en s'appuyant sur un découpage fonctionnel et hiérarchique de l'application qui spécifie progressivement les aspects contrôles, traitements et transferts de données. La méthode est composée des éléments suivant : i) spécification de l'application dans un langage de haut niveau ; ii) caractérisation de l'application par un ensemble de métriques définissant l'orientation transfert mémoire, traitement ou contrôle ainsi que le parallélisme potentiel de ses sous-fonctions ; iii) estimation système dynamique des performances par l'exploration et l'exploitation du parallélisme ; iv) sélection des solutions prometteuses en vue de phases de projections architecturale et logicielle.

L'évolution des techniques et des capacités d'intégration entraîne une forte augmentation du volume d'information à manipuler, spécialement dans le domaine du traitement du signal et de l'image. La mémorisation des données doit donc faire l'objet d'une attention particulière lors de la conception de systèmes. La gestion des données en mémoire peut être traitée un haut niveau d'abstraction car il offre des opportunités d'optimisation plus importantes.Dans cette thèse, nous proposons une méthodologie de gestion des unités de mémorisation par la synthèse de haut niveau. Une analyse des données manipulées dans les applications TDSI a permis de définir un nouveau mécanisme de placement des données et de génération d'adresses et de mettre en œuvre une gestion d'anticipation des accès mémoire basée sur des modèles utilisés en gestion de production. Le travail réalisé a été intégré dans l'outil de synthèse d'architecture GAUT.

Les technologies actuelles permettent l'intégration de nombreux composants sur une seule puce. Ces systèmes appelés systèmes monopuce (SoC) sont un assemblage hétérogène de composants logiciels et matériels. La pression pour la qualité et les délais de mise sur le marché font de la validation de ces systèmes un point clé (70% du temps de conception). La vérification de l'intégration des SoCs, réalisée par simulation, consiste à valider les fonctionnalités des composants et leurs interconnexions dans le système. Elle est couramment effectuée par l'exécution de programmes logiciels sur les processeurs embarqués. Ces programmes sont généralement conçus à bas niveau (assembleur, C) ce qui rend difficile la réalisation de scénarii de test complexes nécessitant des mécanismes de synchronisation sophistiqués. De plus, leur utilisation n'est pas suffisante pour effectuer la validation complète d'un système. Ainsi, les contributions permettant d'accélérer la validation sont : (1) la définition d'une méthodologie de validation utilisant plusieurs techniques de vérification adressant les problèmes spécifiques aux SoCs ; (2) la définition d'une nouvelle méthode de vérification de l'intégration s'appuyant sur des programmes de test logiciel de haut niveau reposant sur un système d'exploitation. Cette méthode a été validée sur un système monopuce industriel destiné aux applications de télévision numérique haute définition.

Les microsystèmes connaissent depuis une dizaine années un développement important grâce à leur pouvoir de miniaturisation des systèmes complexes. A l'heure actuelle un grand nombre d'entreprises étudie la possibilité de faire passer leurs produits de l'échelle macroscopique à l'échelle microscopique. Cette translation d'échelle a pour but de réduire les coûts de production et d'augmenter les performances. Dans cette optique, ce travail de thèse a étudié une solution de disjoncteur thermique en technologie microsystème.<br />Le disjoncteur thermique protège les réseaux électriques contre des surcharges de courant en mesurant l'énergie qui s'écoule dans les fils<br />pendant une durée ? Au delà d'une énergie de seuil, le réseau est ouvert. Le composant microsystème réalisant cette fonction est un convertisseur électro-thermique à grande constante de temps.