Le travail présenté dans cette thèse a pour objectif d'apporter une contribution aux méthodes de commande et d'observation des machines asynchrones destinées à la traction électrique. Dans ce contexte, plusieurs algorithmes ont été développés et implémentés. Après une présentation rapide de la commande vectorielle classique, de nouvelles approches de commande non linéaire sont proposées : il s'agit plus précisément de la commande backstepping classique et sa variante avec action intégrale. Une deuxième partie est consacrée à l'observation et à l'estimation des paramètres et des états de la machine, basée sur des structures MRAS-modes glissants d'une part et sur des structures de filtrage synchrone d'autre part. Une analyse détaillée du problème de fonctionnement à basse vitesse nous a conduit à proposer une solution originale dans le cadre d'une commande sans capteur mécanique. Le problème de la dégradation du couple en survitesse a été traité par un algorithme de défluxage basé sur la conception d'un contrôleur de tension. Enfin, nous avons proposé un algorithme d'optimisation afin de minimiser les pertes dans l'ensemble Onduleur-Machine / The work presented in this thesis aims to contribute to the control and observation of the induction machines for electric traction. Several algorithms have been developed and implemented. After a fast presentation of the classical vector control, new approaches of non-linear control are proposed : the classical backstepping and integral backstepping. A second part deals with the observation and the estimation of parameters and states of the machine, based on MRAS-Sliding Mode structures on one hand and on synchronous filtering structures on the other hand. A detailed analysis of the operation at low speed led us to propose an original solution for a Sensorless control. The torque degradation in field weakening zone was treated by a voltage regulation controller. Finally, we proposed losses minimization algorithm for the Inverter-Machine set

Cette thèse CIFRE est réalisée dans le cadre d’un partenariat entre le laboratoire IMS de l’Université Bordeaux I et Airbus Operations S.A.S à Toulouse. Le thème abordé concerne la détection robuste et précoce de deux types particuliers de pannes dans le système de commandes de vol, à savoir l’embarquement et le grippage des gouvernes de profondeur. Afin de contribuer à l’optimisation du design structural des futurs avions, l’objectif est de proposer des méthodes capables d’améliorer les performances en détection des techniques actuellement en place, tout en garantissant un haut niveau de robustesse. Trois stratégies de surveillance à base de modèle sont présentées. La première solution est basée sur un filtre de Kalman dédié, associé à une procédure d’optimisation de ses paramètres. La seconde technique est basée sur un test de décision appliqué dans l’espace paramétrique, à une direction sensible identifiée. Finalement, une troisième approche consiste à utiliser un différentiateur à modes glissants pour estimer les dérivées du signal d’entrée et de sortie de la boucle d’asservissement. Les méthodes développées ont été implémentées dans le calculateur de commandes de vol et validées sur les bancs de tests Airbus et même en vol. Les résultats expérimentaux ont clairement mis en évidence l’apport des techniques présentées dans cette thèse par rapport à l’état de l’art industriel. / The research work done in this PhD has been carried out under an industrial convention (CIFRE) between the IMS laboratory (Bordeaux University, France) and Airbus Operations S.A.S. (Toulouse, France). The thesis deals with two important Electrical Flight Control System failure cases: runaway (a.k.a. hard over) and jamming (or lock-in-place failure) of aircraft control surfaces. Early and robust detection of such failures is an important issue for achieving sustainability goals and for early system reconfiguration. The thesis focuses on the elevator runaway and jamming. Three model-based monitoring strategies are presented. The first approach is based on a dedicated Kalman filtering with optimised tuning parameters. The second method is based on a decision test applied to an identified sensitive direction in the parametric space. Finally, the third solution is based on a sliding mode differentiator. The techniques have been implemented in the flight control computer and validated on Airbus test facilities and during real flight tests. The experimental results confirmed that good level of performance and robustness can be obtained.

Cette thèse traite du problème d'observation et d'estimation des variables caractéristiques des systèmes dynamiques. Il s’agit d’une problématique fondamentale qui est au cœur de nombreux domaines relavant des sciences de l'ingénieur. Les travaux sont conduits dans un contexte ensembliste. Les techniques développées pour l’estimation de l’état et des variables d’entrées ont pour objectif final le contrôle de cohérence des systèmes non linéaires à temps continu. Une première approche conjugue les relations de parité et les différentiateurs à modes glissants pour l’estimation des entrées d’un système non linéaire. Les domaines des entrées compatibles avec les mesures sont alors reconstruits grâce à l’analyse par intervalles et aux techniques de satisfaction de contraintes. Il est montré que la relaxation des contraintes de stabilité/coopérativité pour la construction d’un observateur intervalle peut se faire grâce à des changements de base déterminés de différentes manières et pouvant être variants ou invariants dans le temps. Des simulations numériques illustrent les techniques proposées. Une application à un système aéronautique est également présentée à l’aide d’un jeu de données réelles. / This thesis deals with the problem of a dynamical system observation and the estimation of its characteristic variables; the latter point constitutes the core element in many engineering science fields. The final aim is to build a general framework for integrity control and fault detection of such systems within a bounded error context. The developments offered herein make use of parity relations, sliding mode differentiators, interval observers and constraint satisfaction problems. Input reconstruction techniques are developed for a general class of nonlinear continuous-time systems. Domains are reconstructed for the input values which are consistent with the measurements using interval analysis and constraint satisfaction techniques. It is shown that time-varying or invariant coordinate changes may relax the applicability conditions (stability/cooperativity) of the interval observer design methods. Sliding mode differentiators were also used to enhance interval observer accuracy. The proposed approaches are illustrated through computer simulations and they have been applied to aircraft servo loop control surface for robust and early detection of abnormal positions.

Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement. En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d'impulsion permettant de contrôler de façon simultanée le courant dans l'inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu'à la fréquence de découpage de 4MHz. Un contrôleur numérique nécessite une modulation numérique de largeur d'impulsion (DPWM). L'approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d'étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu'en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire. Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d'évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l'état de l'art, les prototypes ASICs illustrent la possibilité d'atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l'avantage d'une meilleure précision et une meilleure flexibilité.

Cette thèse s’intéresse au diagnostic et à l’observation de systèmes linéaires à commutations et à l’application au convertisseur multicellulaire série. L’objectif est de proposer des solutions pour des sous-systèmes non-observables au sens classique et dont des fautes continues ou discrètes peuvent être présentes. Après la présentation d’un état de l’art sur les techniques d’observation et de diagnostic pourles systèmes à commutations, le mémoire est scindé en deux parties. La première partie propose, d’une part, une stratégie d’estimation des états discret et continu d’un système linéaire à commutation soumis à une entrée inconnue. Un observateur hybride basé sur la théorie des modes glissants d’ordre supérieur est développé. D’autre part, deux procédures de diagnostic sont présentées. La première combine un observateur hybride et un diagnostiqueur pour détecter une faute continue. Pour la seconde, un diagnostic actif est défini sur la base de la théorie du test afin de détecter et d’isoler une faute discrète. Dans la seconde partie de ce mémoire, les étapes de la réalisation d’un convertisseur multicellulaire sont détaillées. Ensuite, un chapitre est dédié à la validation des approches théoriques d’observation et de diagnostic sur le convertisseur à trois cellules. Un observateur est synthétisé afin d’estimer les tensions des capacités. Les deux procédures de diagnostic sont appliquées pour la détection d’une variation des valeurs des capacités et le diagnostic de cellules bloquées. Enfin, une commande binaire pour le convertisseur est proposée. L’application de cette stratégie permettra, par la suite, la commande tolérante aux fautes du convertisseur. / This thesis deals with the diagnosis and the observation of a large class of switched linear systems with an application to the multicellular converter. The objective is to provide solutions for non-observable subsystems in the classical sense which can be influenced by continuous or discrete faults. After presenting a state of the art for the observation and diagnostic techniques for switched systems, the report is divided into two parts. The first part provides, in one hand, a strategy for the discrete and continuous states estimation for linear switched system with unknown input. A hybridobserver based on higher order sliding mode is developed. On the other hand, two diagnostic procedures are presented. The first one combines a hybrid observer and a discrete diagnoser to detect a continuous fault. In the second one, an active diagnosis is defined based on the testing theory to detect and isolate a discrete fault. In the second part of this thesis, the different steps to create a multicellular converter are detailed. Then, a chapter is dedicated to the validation of the theoretical approaches for the observation and diagnosis of the three cells converter. An observer is designed to estimate the capacitor voltages. The two proposed diagnosis procedures are applied to detect a change in the capacitance values and to diagnose locked cells. Finally, a binary control for the converter is proposed. The implementation of this strategy will allow, in the future, the fault tolerant control of the converter.

Les technologies avancées de semi-conducteur permettent de mettre en œuvre un contrôleur numérique dédié aux convertisseurs à découpage, de faible puissance et de fréquence de découpage élevée sur FPGA et ASIC. Cette thèse vise à proposer des contrôleurs numériques des performances élevées, de faible consommation énergétique et qui peuvent être implémentés facilement. En plus des contrôleurs numériques existants comme PID, RST, tri-mode et par mode de glissement, un nouveau contrôleur numérique (DDP) pour le convertisseur abaisseur de tension est proposé sur le principe de la commande prédictive: il introduit une nouvelle variable de contrôle qui est la position de la largeur d'impulsion permettant de contrôler de façon simultanée le courant dans l'inductance et la tension de sortie. La solution permet une dynamique très rapide en transitoire, aussi bien pour la variation de la charge que pour les changements de tension de référence. Les résultats expérimentaux sur FPGA vérifient les performances de ce contrôleur jusqu'à la fréquence de découpage de 4MHz. Un contrôleur numérique nécessite une modulation numérique de largeur d'impulsion (DPWM). L'approche Sigma-Delta de la DPWM est un bon candidat en ce qui concerne le compromis entre la complexité et les performances. Un guide de conception d'étage Sigma-Delta pour le DPWM est présenté. Une architecture améliorée de traditionnelles 1-1 MASH Sigma-Delta DPWM est synthétisée sans détérioration de la stabilité en boucle fermée ainsi qu'en préservant un coût raisonnable en ressources matérielles. Les résultats expérimentaux sur FPGA vérifient les performances des DPWM proposées en régimes stationnaire et transitoire. Deux ASICs sont portés en CMOS 0,35µm: le contrôleur en tri-mode pour le convertisseur abaisseur de tension et la commande par mode de glissement pour les convertisseurs abaisseur et élévateur de tension. Les bancs de test sont conçus pour conduire à un modèle d'évaluation de consommation énergétique. Pour le contrôleur en tri-mode, la consommation de puissance mesurée est seulement de 24,56mW/MHz lorsque le ratio de temps en régime de repos (stand-by) est 0,7. Les consommations de puissance de command par mode de glissement pour les convertisseurs abaisseur et élévateur de tension sont respectivement de 4,46mW/MHz et 4,79mW/MHz. En utilisant le modèle de puissance, une consommation de la puissance estimée inférieure à 1mW/MHz est envisageable dans des technologies CMOS plus avancées. Comparé aux contrôlés homologues analogiques de l'état de l'art, les prototypes ASICs illustrent la possibilité d'atteindre un rendement comparable pour les applications de faible et de moyen puissance mais avec l'avantage d'une meilleure précision et une meilleure flexibilité. / Owing to the development of modern semiconductor technology, it is possible to implement a digital controller for low-power high switching frequency DC-DC power converter in FPGA and ASIC. This thesis is intended to propose digital controllers with high performance, low power consumption and simple implementation architecture. Besides existing digital control-laws, such as PID, RST, tri-mode and sliding-mode (SM), a novel digital control-law, direct control with dual-state-variable prediction (DDP control), for the buck converter is proposed based on the principle of predictive control. Compared to traditional current-mode predictive control, the predictions of the inductor current and the output voltage are performed at the same time by adding a control variable to the DPWM signal. DDP control exhibits very high dynamic transient performances under both load variations and reference changes. Experimental results in FPGA verify the performances at switching frequency up to 4MHz. For the boost converter exhibiting more serious nonlinearity, linear PID and nonlinear SM controllers are designed and implemented in FPGA to verify the performances. A digital control requires a DPWM. Sigma-Delta DPWM is therefore a good candidate regarding the implementation complexity and performances. An idle-tone free condition for Sigma-Delta DPWM is considered to reduce the inherent tone-noise under DC-excitation compared to the classic approach. A guideline for Sigma-Delta DPWM helps to satisfy proposed condition. In addition, an 1-1 MASH Sigma-Delta DPWM with a feasible dither generation module is proposed to further restrain the idle-tone effect without deteriorating the closed-loop stability as well as to preserve a reasonable cost in hardware resources. The FPGA-based experimental results verify the performances of proposed DPWM in steady-state and transient-state. Two ASICs in 0.35µm CMOS process are implemented including the tri-mode controller for buck converter and the PID and SM controllers for the buck and boost converters respectively. The lab-scale tests are designed to lead to a power assessment model suggesting feasible applications. For the tri-mode controller, the measured power consumption is only 24.56mW/MHz when the time ratio of stand-by operation mode is 0.7. As specific power optimization strategies in RTL and system-level are applied to the latter chip, the measured power consumptions of the SM controllers for buck converter and boost converter are 4.46mW/MHz and 4.79mW/MHz respectively. The power consumption is foreseen as less than 1mW/MHz when the process scales down to nanometer technologies based on the power-scaling model. Compared to the state-of-the-art analog counterpart, the prototype ICs are proven to achieve comparable or even higher power efficiency for low-to-medium power applications with the benefit of better accuracy and better flexibility.