Spelling suggestions: "subject:"multiprocessor.""
121 |
Rollback strategies for controlling memory contention in a multiprocessor-based telephone switch /Qiao, Ying, January 1900 (has links)
Thesis (M. Eng.)--Carleton University, 2001. / Includes bibliographical references (p. 95-97). Also available in electronic format on the Internet.
|
122 |
Issues in shared-memory multiprocessor scheduling : a performance evaluation /Squillante, Mark S. January 1990 (has links)
Thesis (Ph. D.)--University of Washington, 1990. / Includes bibliographical references (leaves [125]-135).
|
123 |
Evaluating the performance characteristics of a virtual machine used on simultaneous multi-threaded (SMT) processorsYim, Hiu Shan. January 2008 (has links)
Thesis (M.S.)--Rutgers University, 2008. / Supplementary File: Original Document in MS Word. "Graduate Program in Electrical and Computer Engineering." Includes bibliographical references (p. 51-53).
|
124 |
Development and analysis of weak memory consistency models to accelerate shared memory multiprocessor systems /Yoon, Myungchul, January 1998 (has links)
Thesis (Ph. D.)--University of Texas at Austin, 1998. / Vita. Includes bibliographical references (leaves 113-124). Available also in a digital version from Dissertation Abstracts.
|
125 |
A migratable user-level process package for PVM /Konuru, Ravindranath Bala, January 1995 (has links)
Thesis (Ph. D.), Oregon Graduate Institute of Science & Technology, 1995.
|
126 |
On a photonic bus architecture that incorporates wavelength multiplexing and reuse for reconfigurable computers /Boros, Vince Elias. January 2004 (has links) (PDF)
Thesis (Ph.D.) - University of Queensland, 2004. / Includes bibliography.
|
127 |
A technology-scalable composable architectureKim, Changkyu, January 1900 (has links)
Thesis (Ph. D.)--University of Texas at Austin, 2007. / Vita. Includes bibliographical references.
|
128 |
'n Ondersoek na die geskiktheid van 'n datavloeiverwerker as 'n herstruktureerbare spesiale verwerkerLoubser, Nicolas Johan 11 1900 (has links)
Thesis (MEng.) -- Stellenbosch Universiteit, 1984. / AFRIKAANSE OPSOMMING: Hierdie tesis behels 'n ondersoek na die geskiktheid van 'n
datavloei-verwerker om as 'n herstruktureerbare spesiale verwerker
te dien.
Die werking van 'n datavloei-verwerkermodel word aan die hand
van datavloeikonsepte verduidelik. Die tekortkominge van die
model, naamlik die gebrek aan datastruktuur-hanterings,
toevoer/afvoer en hertoelatingsmeganismes wor-d uitgelig en
moontlike oplos~ings word gege••
'n Semodifiseerde datavloei-model, wat beide struktuurhantering
en toevoer/afvoermeganismes insluit, word voorgestel.
Hertoelating word met behulp van 'n datapakketbenamingsmetode
bewerkstellig. Om die programmeerbaarheid en
die herstruktureerbaarheid van die model te ondersoek, is
besluit om 'n datavloei-verwerker te simuleer.
Die model is met behulp van die hoevlaktaal PASCAL, en bedryfstelselroepe
op die VAX 11/780 rekenaar gesimuleer. ParallelIe
verwerkingskonsepte in beide programmatuur en argitektuur
word gedemonstreer.
|
129 |
Sistemas multiprocessados em chip : reconfigurabilidade e heterogeneidade, economia e compatibilidade binária / Multiprocessor system on chip: reconfigurability and heterogeneity energy saving and binary compatibilitySilva Junior, Paulo Cesar Santos da January 2014 (has links)
As limitações resultantes do avanço das tecnologias de integração, como o crescente aumento da densidade de potência, levando à necessidade de redução da frequência de operação dos circuitos somados à necessidade de redução do consumo energético, sejam por motivos ecológicos ou para melhor suprir dispositivos portáteis, trazem a necessidade de maior intervenção e personalização do hardware em relação às exigências do software. Em diversos níveis estas intervenções podem ser aplicadas, onde a granularidade pode variar desde elementos de processamento sendo completamente desativados até processadores tendo apenas unidades funcionais sendo desativadas, memórias cache reconfiguradas em tamanho e associatividade, etc. Entretanto, a reconfiguração do hardware deve atingir todas as etapas destes sistemas para que seja possível atingir redução satisfatória em termos de potência e consumo de energia. Além da integração acelerada de elementos de processamento em um mesmo circuito integrado, a crescente concentração de heterogêneas tarefas em um mesmo dispositivo, leva à integração de elementos de processamento também heterogêneos, e por consequência diferentes comportamentos variando de acordo com a aplicação. Para justificar esta reconfigurabilidade e heterogeneidade dos elementos de processamento este trabalho apresenta um estudo que possibilita a observação da execução de diferentes aplicações em elementos de processamento amplamente reconfiguráveis. Para que a reconfigurabilidade e heterogeneidade possam ser aplicáveis, foi inserida uma ferramenta capaz de manter a compatibilidade entre o elemento de processamento mestre e os elementos de processamento aceleradores reconfiguráveis disponíveis. Os experimentos apresentados baseiam-se na necessidade de manter a menor quantidade de silício ativa, acelerando o código fonte enquanto reduz-se o consumo de energia. Somada a redução de energia, a compatibilidade binária é levada em consideração buscando a manutenção da produtividade quando da utilização de sistemas heterogêneos reconfiguráveis. / The limitations resulting from the advancement of integration technologies, such as the increasing power density, leading to the need to reduce the operating frequency of the circuits added to the need to reduce energy consumption, whether for environmental reasons or to better serve mobile devices, bring the need for greater intervention and hardware customization to the demands of the software. To varying degrees these interventions can be applied where the granularity can range from processing elements being completely disabled until processors having only functional units being disabled, reset cache memories in size and associativity, etc. However, the reconfiguration of hardware should reach all stages of these systems so that you can achieve satisfactory reduction in power and energy consumption. In addition to the accelerated integration of processing elements on a single integrated circuit, the increasing concentration of heterogeneous tasks in a same device, also leads to the integration of heterogeneous processing elements, and therefore different behavior varies according to the application. To justify this reconfigurability and variety of processing elements this work presents a study that allows the observation of the implementation of different applications in widely reconfigurable processing elements. For reconfigurability and heterogeneity may be applicable, a tool to maintain compatibility between the master processing element and accelerators reconfigurable processing elements available was inserted. The experiments presented are based on the need to maintain the lowest amount of active silicon, accelerating the source code while reducing power consumption. Added to energy reduction, binary compatibility is taken into consideration seeking to maintain productivity when using reconfigurable heterogeneous systems.
|
130 |
Sistemas multiprocessados em chip : reconfigurabilidade e heterogeneidade, economia e compatibilidade binária / Multiprocessor system on chip: reconfigurability and heterogeneity energy saving and binary compatibilitySilva Junior, Paulo Cesar Santos da January 2014 (has links)
As limitações resultantes do avanço das tecnologias de integração, como o crescente aumento da densidade de potência, levando à necessidade de redução da frequência de operação dos circuitos somados à necessidade de redução do consumo energético, sejam por motivos ecológicos ou para melhor suprir dispositivos portáteis, trazem a necessidade de maior intervenção e personalização do hardware em relação às exigências do software. Em diversos níveis estas intervenções podem ser aplicadas, onde a granularidade pode variar desde elementos de processamento sendo completamente desativados até processadores tendo apenas unidades funcionais sendo desativadas, memórias cache reconfiguradas em tamanho e associatividade, etc. Entretanto, a reconfiguração do hardware deve atingir todas as etapas destes sistemas para que seja possível atingir redução satisfatória em termos de potência e consumo de energia. Além da integração acelerada de elementos de processamento em um mesmo circuito integrado, a crescente concentração de heterogêneas tarefas em um mesmo dispositivo, leva à integração de elementos de processamento também heterogêneos, e por consequência diferentes comportamentos variando de acordo com a aplicação. Para justificar esta reconfigurabilidade e heterogeneidade dos elementos de processamento este trabalho apresenta um estudo que possibilita a observação da execução de diferentes aplicações em elementos de processamento amplamente reconfiguráveis. Para que a reconfigurabilidade e heterogeneidade possam ser aplicáveis, foi inserida uma ferramenta capaz de manter a compatibilidade entre o elemento de processamento mestre e os elementos de processamento aceleradores reconfiguráveis disponíveis. Os experimentos apresentados baseiam-se na necessidade de manter a menor quantidade de silício ativa, acelerando o código fonte enquanto reduz-se o consumo de energia. Somada a redução de energia, a compatibilidade binária é levada em consideração buscando a manutenção da produtividade quando da utilização de sistemas heterogêneos reconfiguráveis. / The limitations resulting from the advancement of integration technologies, such as the increasing power density, leading to the need to reduce the operating frequency of the circuits added to the need to reduce energy consumption, whether for environmental reasons or to better serve mobile devices, bring the need for greater intervention and hardware customization to the demands of the software. To varying degrees these interventions can be applied where the granularity can range from processing elements being completely disabled until processors having only functional units being disabled, reset cache memories in size and associativity, etc. However, the reconfiguration of hardware should reach all stages of these systems so that you can achieve satisfactory reduction in power and energy consumption. In addition to the accelerated integration of processing elements on a single integrated circuit, the increasing concentration of heterogeneous tasks in a same device, also leads to the integration of heterogeneous processing elements, and therefore different behavior varies according to the application. To justify this reconfigurability and variety of processing elements this work presents a study that allows the observation of the implementation of different applications in widely reconfigurable processing elements. For reconfigurability and heterogeneity may be applicable, a tool to maintain compatibility between the master processing element and accelerators reconfigurable processing elements available was inserted. The experiments presented are based on the need to maintain the lowest amount of active silicon, accelerating the source code while reducing power consumption. Added to energy reduction, binary compatibility is taken into consideration seeking to maintain productivity when using reconfigurable heterogeneous systems.
|
Page generated in 0.0525 seconds