Spelling suggestions: "subject:"nanodamascène"" "subject:"damascene""
1 |
Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOSLee Sang, Bruno January 2016 (has links)
Résumé : Le transistor monoélectronique (SET) est un dispositif nanoélectronique très attractif à cause de son ultra-basse consommation d’énergie et sa forte densité d’intégration, mais il n’a pas les capacités suffisantes pour pouvoir remplacer complètement la technologie CMOS. Cependant, la combinaison de la technologie SET avec celle du CMOS est une voie intéressante puisqu’elle permet de profiter des forces de chacune, afin d’obtenir des circuits avec des fonctionnalités additionnelles et uniques.
Cette thèse porte sur l’intégration 3D monolithique de nanodispositifs dans le back-end-of-line (BEOL) d’une puce CMOS. Cette approche permet d’obtenir des circuits hybrides et de donner une valeur ajoutée aux puces CMOS actuelles sans altérer le procédé de fabrication du niveau des transistors MOS. L’étude se base sur le procédé nanodamascène classique développé à l’UdeS qui a permis la fabrication de dispositifs nanoélectroniques sur un substrat de SiO2.
Ce document présente les travaux réalisés sur l’optimisation du procédé de fabrication nanodamascène, afin de le rendre compatible avec le BEOL de circuits CMOS. Des procédés de gravure plasma adaptés à la fabrication de nanostructures métalliques et diélectriques sont ainsi développés. Le nouveau procédé nanodamascène inverse a permis de fabriquer des jonctions MIM et des SET métalliques sur une couche de SiO2. Les caractérisations électriques de MIM et de SET formés avec des jonctions TiN/Al2O3 ont permis de démontrer la présence de pièges dans les jonctions et la fonctionnalité d’un SET à basse température (1,5 K). Le transfert de ce procédé sur CMOS et le procédé d’interconnexions verticales sont aussi développés par la suite. Finalement, un circuit 3D composé d’un nanofil de titane connecté verticalement à un transistor MOS est réalisé et caractérisé avec succès.
Les résultats obtenus lors de cette thèse permettent de valider la possibilité de co-intégrer verticalement des dispositifs nanoélectroniques avec une technologie CMOS, en utilisant un procédé de fabrication compatible. / Abstract : The single electron transistor (SET) is a nanoelectronic device very attractive due to its
ultra-low power consumption and its high integration density, but he is not capable of
completely replace CMOS technology. Nevertheless, the hybridization of these two
technologies is an interesting approach since it combines the advantages of both technologies,
in order to obtain circuits with new and unique functionalities.
This thesis deals with the 3D monolithic integration of nanodevices in the back-end-ofline
(BEOL) of a CMOS chip. This approach gives the opportunity to build hybrid circuits and
to add value to CMOS chips without fundamentally changing the process fabrication of MOS
transistors. This study is based on the nanodamascene process developed at UdeS, which is
used to fabricate nanoelectronic devices on a SiO2 layer.
This document presents the work done on the nanodamascene process optimization, in
order to make it compatible with the BEOL of CMOS circuits. The development of plasma
etching processes has been required to fabricate metallic and dielectric nanostructures useful
to the fabrication of nanodevices. MIM junctions and metallic SET have been fabricated with
the new reverse nanodamascene process on a SiO2 substrate. Electrical characterizations of
MIM devices and SET formed with TiN/Al2O3 junctions have shown trap sites in the dielectric
and a functional SET at low temperature (1.5 K). The transfer process on CMOS substrate and
the vertical interconnection process have also been developed. Finally, a 3D circuit consisting
of a titanium nanowire connected to a MOS transistor is fabricated and is functional.
The results obtained during this thesis prove that the co-integration of nanoelectronic
devices in the BEOL of a CMOS chip is possible, using a compatible process.
|
2 |
Intégration hybride de transistors à un électron sur un noeud technologique CMOS / Hybrid integration of single electron transistor on a CMOS technology nodeJouvet, Nicolas 21 November 2012 (has links)
Cette étude porte sur l’intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels, en particulier en termes d’économies d’énergies, mais ne peuvent complètement remplacer le CMOS dans les circuits électriques. Cependant, la combinaison des composants SETs et MOS permet de pallier à ce problème, ouvrant la voie à des circuits à très faible puissance dissipée, et à haute densité d’intégration. Cette thèse se propose d’employer pour la réalisation de SETs dans le back-end-of-line (BEOL), c'est-à-dire dans l’oxyde encapsulant les CMOS, le procédé de fabrication nanodamascène, mis au point par C. Dubuc. / This study deals with the hybrid integration of Single Electron Transistors (SET) on a CMOS technology node. SET devices present high potentiels, particularly in terms of energy efficiency, but can't completely replace CMOS in electrical circuits. However, SETs and CMOS devices combination can solve this issue, opening the way toward very low operating power circuits, and high integration density. This thesis proposes itself to use for Back-End-Of-Line (BEOL) SETs realization, meaning in the oxide encapsulating CMOS, the nanodamascene fabrication process devised by C. Dubuc.
|
Page generated in 0.0443 seconds