En France, les étudiants candidatant pour la première fois dans l’enseignement supérieur doivent attester d’un niveau B2 de français. Cependant, les certifications actuellement en place n’ont pas encore intégré les discours universitaires dans leurs épreuves et proposent des évaluations de français général quand on sait qu’il existe un français spécifique à l’Université. Le taux de réussite aux examens des étudiants étrangers est de 40 % inférieur à celui des étudiants natifs. Ce taux d’échec s’explique par une série de facteurs, dont une partie est inhérente à l’aculturation de ces étudiants. En effet, la production de l’écrit en français relève d’une « norme native académique » qui implique la mobilisation de compétences langagières, stratégiques et méthodologiques spécifiques. Face à cette situation, le travail de recherche dans le cadre d’une thèse de doctorat à l’Université de Mons, en collaboration avec la Chambre de Commerce et d’Industrie de la région Paris Ile-de-France, a permis le développement d’une épreuve d’évaluation du niveau de la langue française, spécifique au milieu universitaire. Le test propose une vidéo d’un cours magistral sur un thème particulier que les étudiants visionnent et à laquelle sont associées différentes tâches de production écrite, dont un résumé. La grille critériée conçue pour évaluer ce dernier permet de déterminer le niveau moyen général correspondant à un niveau établi par le Cadre Européen Commun de Référence pour les Langues. Ainsi les résultats obtenus permettent de montrer si, au moment où il passe le test, un étudiant possède le niveau B2, sur une épreuve spécifique. Plusieurs expérimentations ont été menées afin de vérifier la validité écologique, la prédictibilité des résultats ou encore l’influence des sujets proposés. Ce travail présente les différents résultats obtenus ainsi que les poursuites envisagées de la recherche. / When arriving in France, foreign students must prove their B2 level in French language. At this time, the certifications have not integrated the academic discourses yet. They only offer general French assessments when a specific French language for university does exist. Despite their motivation, the success rate in examinations for foreign students is 40% lower than that of native students. This failure rate is due to a number of factors, some of which are inherent in the fact that they are foreigners. Indeed, the written production in French requires native academic standards implying the mobilization of language skills, specific strategies and methodologies. Given this situation, the University of Mons, in collaboration with the Chamber of Commerce and Industry of Paris Region Ile-de-France has developed a specific assessing test in academic purposes. The test consists in a video of a lecture on which is associated with three written production tasks, such as a summary. The criterion-referenced grid designed to assess the summery to determine the overall average level corresponding to a level established by the CEFR. Thus these results are used to show whether or not- at the time they take this academic test-students have a B2 level. Several experiments were conducted to verify the ecological validity and the predictability of these results as well as the impact of given topics on foreign students. This work presents the different results obtained and the continuation of the research.

Le trafic routier englobe plusieurs facteurs, entre autres la géométrie des infrastructures routières, le comportement des conducteurs, la diversité des flux de véhicules,etc...Les situations auxquelles sont confrontés les exploitants des réseaux routiers dépendent du type de réseau dont ils ont la charge. Cette complexité du trafic en a fait un domaine de recherche d'un intérêt croissant et ce depuis les premières études qui ont donné naissance au modèle LWR au milieu des années cinquante. Afin de modéliser le trafic sur un réseau routier, deux approches, complémentaires l'une de l'autre sont nécessaires. La première est la modélisation de l'écoulement qui permet de décrire l'évolution des flux de trafic sur un tronçon de route et l'affectation qui décrit la façon dont les usagers choisissent leurs itinéraire sur un réseau. L'objet de ces travaux de thèse est d'apporter une contribution à cette amélioration de la modélisation des flux de trafic, en se concentrant dans un premier lieu sur la modélisation d'un trafic autoroutier constitué de deux classes de véhicules: des véhicules particuliers et des bus. L'étude numérique du modèle se fait en adaptant le modèle de transmission cellulaire de Daganzo. Un estimateur des densités et autre des vitesses de ce trafic mixte sur un tronçon de route ont été présentés. Des résultats de stabilité dans les différents régimes de ce trafic ont été établis. Dans un second lieu sur la modélisation d'un trafic urbain multimodal constitué de trois classes de véhicules: aux deux classes précedement citées, est intégrée une nouvelle classe de bus à haut niveau de service BHNS ou BRT, classe qui tend à se propager au milieu urbain et suburbain et qui est perçue comme solution à de nombreux problèmes liés au trafic par les exploitants de la route.Nous proposons deux modèles pour modéliser la progression du BRT sur le réseau, puis nous développons une stratégie de régulation de ce système de tranport urbain trimodal.L'objectif de la régulation est double, veiller à la fluidité du trafic en général et le respect de positions réferences pour le mode bhns.L'architecture s'appuie sur la commande des systèmes en boucle fermée et utilise la commande prédictive généralisée. Nous avons proposé un modèle hybride de trafic routier basé sur le couplage d'un modèle macroscopique générique de second ordre et d'un modèle microscopique en coordonnées Lagrangiennes. Pour la validation de la bonne transmission de l'information à travers le schéma de couplage, nous avons étudié la propagation et la remontée d'une congestion. / The traffic includes several factors, including the geometry of the road infrastructure, driver behavior, the diversity of vehicle flow, etc ... The situations faced by network operators depend on the type of road network under their charge. This complexity has made traffic a research area of growing interest ever since the first studies that gave rise to the LWR model in the mid-fifties.To model the traffic on a road network, two approaches are complementary to each other are needed. The first is the flow modeling for describing the evolution of traffic flows on a stretch of road and the assignment that describes how users choose their route on a network. The purpose of this thesis work is to contribute to the improvement of the modeling of traffic flows, focusing in primarily on the modeling of a motorway traffic consists of two classes of vehicles: passenger cars and buses. The numerical study of the model is done by adapting the cell transmission model of Daganzo. An estimator for densities and speeds of the mixed traffic on a stretch of road have been submitted. Stability results in the different regimes of trafficking have been established. In the second place on the modeling of a multimodal urban traffic consists of three classes of vehicles: for the two classes mentioned above, is part a new class of high-level bus service class BRT, that tends to spread to urban and suburban which is seen as a solution to many problems related to traffic by the operators of route. We propose two models for the BRT and we develop a control strategie of this system of urban tranport trimodal (cars, buses and BRT). The purpose of the regulation of this strategy is twofold, to ensure the flow of traffic in general and respect for the positions references for the BRT mode. The architecture is based on the control of closed loop systems and uses the generalized predictive control. We have proposed a hybrid model of traffic based on the coupling of a generic second order macroscopic model and a microscopic model in Lagrangian coordinates. To validate the correct transmission of information through the coupling scheme, we have studied the spread and the rise of a congestion.

L'objet de ces travaux de thèse est d'étudier la spécification et la synthèse de systèmes de contrôle, qui peuvent être composés à la fois de logiciel et de matériel, sur des architectures multiprocesseurs (ASIC, FPGA, et logiciel). Ce sujet de recherche fait partie à la fois de la synthèse de systèmes VLSI et de la conception mixte logicielle/matérielle. Afin d'atteindre ces objectifs, une méthodologie qui permet de concevoir conjointement le logiciel et le matériel a été développée. L'originalité de ce travail vient du fait que les spécifications à traiter sont décrites à un très haut niveau d'abstraction, appelé “niveau système”, avec le langage SDL. Ceci permet de concevoir des applications de plus en plus complexes. Ces travaux traitent principalement le problème du découpage de systèmes de contrôle en sous-systèmes de granularité plus fine et donc plus facilement synthétisables. L'approche de découpage qui a été développée se base sur une boîte à outils qui offre au concepteur le moyen de transformer, raffiner, découper un système puis d'affecter chaque sous-système à une technologie particulière en logiciel (C) ou en matériel (VHDL). La méthode de découpage suivie est interactive et utilise une forme intermédiaire basée sur un modèle de machines à états finis étendues communicantes via des canaux abstraits. Une autre tâche tout aussi importante dans cette méthodologie de raffinement est de synthétiser la communication entre les différentes partitions résultat d'un découpage. Cela se traduit par une étape d'allocation de protocoles de communication et une étape de synthèse d'interfaces entre les sous-systèmes communicants. La première étape consiste à sélectionner dans une bibliothèque les modèles de communication nécessaires entre les sous-systèmes. La deuxième étape consiste à adapter ou générer les interfaces des différents sous-systèmes.

Today's systems-on-chip are multiprocessor. They are characterized by an increasing complexity and a reduced time to market. To tackle this complexity, the use of high level programming models seems to be a promising approach. In this work, we propose an MPSoC design flow, based on the use of high level parallel programming models API to design embedded software. An automated refinement of these API on target architecture is used. For that purpose, (1) MPSoC hardware/software interfaces were studied; then (2) parallel programming models and their classification in terms of provided abstraction were presented. The proposed flow has been used in two design experiments: (1) an MPEG video encoder, namely OpenDivX, using the MPI parallel programming model and targeting the ARM Integrator prototyping platform, (2) a software defined radio using the CORBA parallel programming model and targeting specific hardware architecture.

L'intégration dans une seule puce de un ou plusieurs processeurs et de composants matériels spécifiques permet le développement de systèmes complexes appelés systèmes monopuce. L'accroissement de la complexité de ces systèmes fait de la maîtrise de leurs conceptions un défi à relever par les concepteurs.<br />La réutilisation des composants dans ces systèmes est rendue difficile par leur hétérogénéité, notamment en terme de protocole et d'interface physique. Une solution est offerte par l'abstraction des communications entre les composants dans un modèle du système. Un flot de conception doit alors permettre de passer de cette représentation abstraite au circuit final dans lequel les composants du système sont connectés par des interfaces de communication à un réseau de communication.<br />Les contributions apportées par cette thèse à cette méthodologie sont la définition d'un modèle de spécification des interfaces de communication basé sur un graphe de dépendances de services, ainsi qu'une méthodologie pour la génération automatique d'interfaces de communication pour les systèmes monopuces. Cette méthodologie a amené au développement d'un outil de génération automatique de ces interfaces. L'approche proposée a été validée à travers deux expérimentations : une interface en charge de la détection d'erreurs de transmissions et une interface avec un bus AMBA pour la réalisation de primitives MPI.

La complexité des systèmes électroniques, due au progrès de la technologie microélectronique, nécessite une augmentation correspondante de la productivité des méthodes de conception et de vérification. Une faible performance de la simulation est un des obstacles majeurs à une conception rapide et peu coûteuse de produits de haute qualité. Dans cette thèse nous<br />proposons des méthodes pour améliorer la performance d'une simulation dirigée par événements ou par horloge de modèles décrits en langages de description de matériel. Nous présentons d'abord les méthodes automatisées d'optimisation et de transformation de modèles VHDL, pour l'accélérer la simulation<br />dirigée par événements. Elles sont fondées sur une analyse précise de la performance en simulation de diverses constructions du langage VHDL, et permettent de convertir le modèle initial en un autre modèle<br />plus efficace, tout en garantissant l'invariance de son comportement. D'autres techniques d'accélération utilisent l'abstraction du modèle : abstraction comportementale, de types de données ou d'objets et permettent de supprimer du modèle des détails inutiles dans le cas d'une simulation particulière. Des outils prototype compatibles avec les simulateurs<br />existants sont développés. Pour améliorer l'efficacité de la simulation dirigée par horloge, nous introduisons une représentation de la fonctionnalité du système par graphes de décision de haut niveau (DDs). Diverses formes de DDs<br />– graphes vectoriels, compressés ou non et graphes orientés registres<br />– sont définis pour optimiser une représentation du système sur plusieurs niveaux d'abstraction. De plus, de nouveaux algorithmes plus rapides d'évaluation des réseaux de DDs sont développés. Ils emploient, seuls ou en combinaison, les deux techniques de simulation : la technique dirigée par événements et l'évaluation rétrogradée. L'ensemble des prototypes fondé sur ces méthodes permet d'obtenir un gain de performances prometteur par rapport aux outils commerciaux

Les diverses branches de la conception de circuits intégrés, ont tendance aujourd'hui à se fondre en la notion de synthèse de système sur une puce ou de système de monopuce. Cela est dû à l'accroissement de la densité d'intégration, couplée à l'évolution des techniques de conception assistée. Au sein du flot de synthèse de systèmes monopuces, deux tendances en particulier se détachent, qui sont l'intégration croissante de logiciel embarqué dans de tels système, et la prise en compte très tôt dans le flot du problème de la consommation. Cette thèse s'intéresse à ces deux aspects de la conception de ystèmes actuels.<br />La première partie se focalise sur l'optimisation de programmes embarqués C. Ces travaux s'attachent principalement à optimiser à haut niveau les performances de programmes faisant un usage intensif de boucles et de tableaux, comme c'est le cas popur les applications de traitement du signal. Les optimisations étudiées et développées au cours de ces travaux, ont pour objectif de se substituer à des transformations manuelles de programmes embarqués, pratique qui reste courante de par l'incapacité de la plupart des compilateurs pour processeurs embarqués à gérer efficacement un code écrit à un niveau élevé.<br />La seconde partie de cette thèse se donne pour objectif de fournir une méthodologie d'estimation de la consommation dans un environnement de synthèse comportementale. C'est en effet à haut niveau d'abstraction que les stratégies de conception basse consommation ont l'impact le plus important sur la consommation du circuit final. Mais il est nécessaire pour cela de pouvoir juger de l'efficacité des stratégies base consommation appliquées, à l'ide d'un modèle d'estimation fiable.

Cette thèse présente plusieurs travaux visant à l'amélioration de la synthèse architecturale réalisée à l'aide de l'outil de synthèse de haut niveau AMICAL. Un point clé de ce travail est la notion d'interactivité. Le processus de synthèse se décompose en un ensemble de raffinements successifs. L'utilisateur a la possibilité d'intervenir au cours de ces différentes étapes et d'agir manuellement, ou au contraire de laisser se dérouler seules l'ensemble des étapes tout en gardant une vision claire des actions effectuées. Ce dernier a de plus le choix entre plusieurs styles architecturaux qu'il pourra implémenter à son gré, ce qui autorise une grande flexibilité. Les points principaux abordés au cours de cette thèse sont les suivants: Les étapes et modèles successifs de raffinement au cours du processus de synthèse: chaque sous-tâche engendre un modèle architectural intermédiaire à partir duquel la sous-tâche suivante pourra agir. La notion d'interactivité: celle-ci inclue la mise au point d'un modèle de performance permettant d'estimer la qualité du circuit synthètisé, et permet au concepteur d'être le véritable acteur de la synthèse tout en l'assistant lors de la prise de décisions. La génération de plusieurs types d'architectures et les problèmes algorithmiques qui y sont liés.

Dans l'esprit du théorème de Cassels, Ellison et Pfister qui démontre que le polynôme de Motzkin est une somme de 4 carrés et pas de 3 carrés de fractions dans R(X,Y), on construit des familles de polynômes de ce type de la forme Y^4+A(X)Y^2+B(X). La méthode est une extension de celle de Cassels, Ellison et Pfister : 2-descentes sur des courbes elliptiques.

Thèse de doctorat--Sciences de la terre--Rennes 1, 2005. / Contient aussi des articles de périodiques en anglais. Bibliogr. p. 199-217. Notes bibliogr. Résumés en français et en anglais.