Submitted by Automa??o e Estat?stica (sst@bczm.ufrn.br) on 2017-07-03T12:46:24Z No. of bitstreams: 1 RafaelaGomesGoncalvesDeCarvalho_DISSERT.pdf: 3495415 bytes, checksum: 8f2ba59f5497dd2972e751f7feaa758f (MD5) / Approved for entry into archive by Arlan Eloi Leite Silva (eloihistoriador@yahoo.com.br) on 2017-07-06T15:18:49Z (GMT) No. of bitstreams: 1 RafaelaGomesGoncalvesDeCarvalho_DISSERT.pdf: 3495415 bytes, checksum: 8f2ba59f5497dd2972e751f7feaa758f (MD5) / Made available in DSpace on 2017-07-06T15:18:49Z (GMT). No. of bitstreams: 1 RafaelaGomesGoncalvesDeCarvalho_DISSERT.pdf: 3495415 bytes, checksum: 8f2ba59f5497dd2972e751f7feaa758f (MD5) Previous issue date: 2017-01-30 / Coordena??o de Aperfei?oamento de Pessoal de N?vel Superior (CAPES) / A reconfigurabilidade ? uma caracter?stica muito importante nos sistemas modernos de comunica??o, pois permite que uma mesma estrutura se adapte aos diferentes cen?rios de uma mesma aplica??o, como por exemplo, radomes, r?dio cognitivo, e telas adaptativas que bloqueiam transmiss?es sem fio indesejadas. Essa caracter?stica pode ser alcan?ada mediante m?todos tradicionais, como o uso de dispositivos semicondutores ativos (diodos PIN, Schottky) ou capacitores vari?veis acoplados a cada elemento b?sico da superf?cie seletiva de frequ?ncia (FSS), sendo necess?rio o uso de um circuito separado para alimentar esses dispositivos. No entanto, estes m?todos requerem um n?mero elevado de elementos ativos, o que aumenta a complexidade e o custo de fabrica??o, abrindo espa?o para o surgimento de t?cnicas mais simples e robustas quanto ? seletividade, como a reconfigurabilidade mec?nica. Este trabalho consiste no desenvolvimento de uma superf?cie seletiva de frequ?ncia (FSS) reconfigur?vel, para operar na banda X, formada por patches condutores triangulares impressos em uma camada de diel?trico de fibra de vidro (FR-4). A FSS desenvolvida permite a reconfigura??o da frequ?ncia de resson?ncia a partir da varia??o do ?ngulo da onda incidente na estrutura, com polariza??o TE, e pode ser aplicada em sistemas de comunica??o via sat?lite a partir de uma interface microcontrolada. A an?lise da estrutura da FSS ? efetuada atrav?s do software Ansoft Designer do M?todo das Ondas ? WCIP. / Reconfigurability is a very important feature in modern communication systems because it allows the same structure to adapt to different scenarios of the same application, such as radomes, cognitive radio, and adaptive screens that block unwanted wireless transmissions. This characteristic can be achieved by traditional methods, such as the use of active semiconductor devices (PIN and Schottky diodes) or variable capacitors coupled to each basic element of the frequency selective surface (FSS), requiring the use of a separate circuit to feed these components. However, these methods require a high number of active elements, which increases the complexity and cost of manufacturing, opening space for the emergence of simpler and more robust techniques for selectivity, such as mechanical reconfigurability. This work consists of the development of a reconfigurable frequency selective surface (FSS), to operate in the X-band, composed of triangular patch elements printed on a dielectric layer of fiberglass (FR-4). The developed FSS allows the reconfiguration of the resonant frequency from the variation of the angle of the incident wave in the structure, in the TE polarization, and can be applied in satellite communication systems through a microcontrolled interface. The analysis of the structure of the FSS is done through Ansoft Designer software and WCIP method.

Os dispositivos lógicos programáveis pertencentes à família APEX 20K, são configurados no momento da inicialização do sistema com dados armazenados em dispositivos especificamente desenvolvidos para esse fim. Esta família de FPGAs possui uma interface otimizada, permitindo também que microprocessadores os configure de maneira serial ou paralela, síncrona ou assíncronamente. Depois de configurados, estes FPGAs podem ser reconfigurados em tempo real com novos dados de configuração. A reconfiguração em tempo real conduz a inovadoras aplicações de computação reconfigurável. Os dispositivos de configuração disponíveis comercialmente, limitam-se a configurar os FPGAs apenas no momento da inicialização do sistema e sempre com o mesmo arquivo de configuração. Este trabalho apresenta a implementação de um controlador de configuração capaz de gerenciar a configuração e reconfiguração de múltiplos FPGAs, a partir de vários arquivos distintos de configuração. Todo o projeto é desenvolvido, testado e validado através da ferramenta EDA Quartus™ II, que propicia um ambiente de desenvolvimento integrado de projeto, compilação e síntese lógica, simulação e análise de tempo. / The APEX 20K programmable logic devices family, are configured at system power-up with data stored in a specific serial configuration device. This family of FPGAs contain an optimized interface that permits microprocessors to configure APEX 20K devices serially or in parallel, and synchronously or asynchronously. After configured, it can be reconfigured in-circuit by resetting the device and loading new data. Real-time changes lead to innovative reconfigurable computing applications. The commercial available configuration devices limit to configure the APEX 20K devices only on the system power-up and always with the same configuration data file. This work shows a configuration controller implementation that can manage the configuration and reconfiguration of several FPGAs from multiple configuration files. The entire project is developed, tested and validated through the EDA tool Quartus™ II, that provide a integrated package with HDL and schematic design entry, compilation and logic synthesis, full simulation and worst-case timing analysis.

Os dispositivos lógicos programáveis pertencentes à família APEX 20K, são configurados no momento da inicialização do sistema com dados armazenados em dispositivos especificamente desenvolvidos para esse fim. Esta família de FPGAs possui uma interface otimizada, permitindo também que microprocessadores os configure de maneira serial ou paralela, síncrona ou assíncronamente. Depois de configurados, estes FPGAs podem ser reconfigurados em tempo real com novos dados de configuração. A reconfiguração em tempo real conduz a inovadoras aplicações de computação reconfigurável. Os dispositivos de configuração disponíveis comercialmente, limitam-se a configurar os FPGAs apenas no momento da inicialização do sistema e sempre com o mesmo arquivo de configuração. Este trabalho apresenta a implementação de um controlador de configuração capaz de gerenciar a configuração e reconfiguração de múltiplos FPGAs, a partir de vários arquivos distintos de configuração. Todo o projeto é desenvolvido, testado e validado através da ferramenta EDA Quartus™ II, que propicia um ambiente de desenvolvimento integrado de projeto, compilação e síntese lógica, simulação e análise de tempo. / The APEX 20K programmable logic devices family, are configured at system power-up with data stored in a specific serial configuration device. This family of FPGAs contain an optimized interface that permits microprocessors to configure APEX 20K devices serially or in parallel, and synchronously or asynchronously. After configured, it can be reconfigured in-circuit by resetting the device and loading new data. Real-time changes lead to innovative reconfigurable computing applications. The commercial available configuration devices limit to configure the APEX 20K devices only on the system power-up and always with the same configuration data file. This work shows a configuration controller implementation that can manage the configuration and reconfiguration of several FPGAs from multiple configuration files. The entire project is developed, tested and validated through the EDA tool Quartus™ II, that provide a integrated package with HDL and schematic design entry, compilation and logic synthesis, full simulation and worst-case timing analysis.