Le travail présenté dans ce mémoire de thèse concerne la synthèse de méthodes d'accommodation fondée sur l'information du second ordre (ISO) dans le contexte de la tolérance aux défauts présents au sein des systèmes linéaires. La contribution majeure de ces travaux de recherche concerne l'exploitation de cette information dans l'analyse de la reconfigurabilité (aptitude du système à s'affranchir des défauts) et dans le développement des stratégies d'accommodation de défauts permettant de retrouver les performances nominales en fonction du comportement dynamique et garantissant une information du second ordre %(coût énergétique) imposée. Dans un premier temps, on propose des approches pour mesurer l'information du second ordre à partir des grandeurs entrée/sortie des systèmes linéaires. Dans une première approche, la réponse (données de sortie) à la condition initiale est considérée. Une alternative intéressante à cette approche, en considérant le problème comme un d'identification et basée sur la réponse impulsionnelle (paramètres de Markov), est proposée afin d'évaluer l'information du second ordre indirectement mais en-ligne en utilisant des grandeurs entrée/sortie. Un indice résultant de cette évaluation est proposé afin de contribuer à l'étude de la reconfigurabilité en ligne d'un système défaillant. Cette estimation en temps réel de l'information du second ordre est étendue aux systèmes commandés en réseau afin d'évaluer l'impact de retards sur la reconfigurabilité du système. Dans un deuxième temps, des stratégies permettant l'accommodation de défauts du type perte d'efficacité des actionneurs sont proposées, approches considérées dans le contexte de la synthèse de l'information du second ordre par retour d'état. On aborde le cas des systèmes à une entrée, approche proposée et basée sur la méthode de la pseudo inverse modifiée. Ensuite on considère le cas multivariable, approche basée sur la méthode de la pseudo inverse. Des exemples se présentent pour illustrer l'application des approches proposées. Les éléments développés au cours du mémoire sont illustrés à travers une application couramment étudiée dans la commande de procédés : le système hydraulique des trois cuves. Les simulations effectuées mettent en relief les résultats obtenus et l'apport des méthodes développées. / This thesis is devoted to the synthesis of accommodation methods founded on the second order information (SOI) assignment in the context of fault tolerance for deterministic linear systems. The major contribution of this research concerns using this information in the reconfigurability analysis (capability of the system to respond to faults) and developing strategies for fault accommodation in order to recover nominal performances in terms of system dynamics and also to guarantee the assigned second order information. Firstly, approaches for measuring the SOI using the system's input/output data are proposed. A first approach based on the initial response is considered. An interesting alternative to this approach, in considering the problem as one of identification, is proposed as an indirect computation of the SOI but online and using input/output data. An index based on reconfigurability, which is directly related to the SOI, is also proposed. Based on this online SOI computation, the index is applied to networked control systems affected by network induced delays in order to calculate their impact over the system. Secondly, fault accommodation strategies for loss of effectiveness type faults are proposed under the feedback SOI synthesis. SISO systems are first considered, approach founded on the modified pseudo inverse method. On the other hand, a strategy for MIMO systems founded on the pseudo inverse method is taken into account. Examples illustrating the application of the approaches are also presented. All these developed approaches are applied and illustrated through the well known process benchmark: the three tank hydraulic system. The simulations show up and notice the results obtained, and bring out the contribution of the developed approaches.

Un circuit de télécommunication est reconfigurable s'il est capable de changer de fonction en temps réel, comme par exemple le passage d'un standard de communication à un autre, ou l'optimisation des performances suite à une modification contextuelle. La reconfigurabilité nécessite de mener conjointement une étude au niveau algorithmique et au niveau architectural de façon à respecter les contraintes de flexibilité, rapidité et consommation. Dans cette thèse la reconfigurabilité a été étudiée dans le cadre du standard WCDMA de façon à optimiser conjointement la performance et la consommation de puissance lors d'un changement du canal de propagation ou des paramètres de communication. Une des contributions de cette thèse est une nouvelle méthode de reconfigurabilité appelée "Approche itérative". Cette approche essaye de tirer parti des algorithmes ayant des opérateurs similaires et se prêtant à la sérialisation des calculs. Les systèmes de communications et de traitement du signal utilisent de nombreux algorithmes itératifs propices à l'utilisation de cette méthode. L'approche itérative permet de disposer de grain de calcul fin qui joue en faveur de la diminution de la complexité et de la facilité à mettre en commun des ressources entre différents algorithmes. Un autre atout est d'autoriser l'ajustement de la qualité de l'algorithme en jouant sur le nombre d'itérations. La consommation dynamique d'une structure sérielle de ce type est généralement supérieure à la structure factorisation. En revanche la consommation statique qui devient non négligeable dans les technologies CMOS <0.1m est nettement inférieure du fait de la taille réduite du grain de calcul. Pour certaines fonctions, tous les opérateurs peuvent ne pas être utilisés, mais la faible granularité des opérateurs minimise l'utilisation sous optimale du matériel. Le nombre d'itérations peut aussi être limité par le temps imparti pour le traitement. Mais en considérant qu'un itération ne peut durer qu'un cycle d'horloge avec une architecture pipeline, le rapport entre la fréquence d'horloge (>>200Mmots/s) et les débits binaires (quelque Mbits/s à quelques 10Mb/s) offre un nombre d'itération suffisant pour de nombreuses fonctions. Les exemples décrits dans cette thèse illustrent l'intérêt de cette méthode. Plus précisément, nous nous sommes intéressés aux algorithmes de réception d'un système DS-CDMA et à leur implémentation matérielle. La similarité de calcul entre trois fonctions de base qui sont: la démodulation en râteau (RAKE), l'estimation du canal, et l'annulation d'interférence (IC); ainsi que leur nature itérative, a débouché sur quelques algorithmes de réception chargés d'adapter le comportement aux conditions environnementales. Ces algorithmes optimisent la performance du système et minimisent la surface de matériel. Cette approche est donc particulièrement efficace pour l'implémentation de terminaux qui ont des contraintes de puissance et de surface très critiques.

Le traitement d'image se divise usuellement en opérations de bas, moyen et haut niveau. Les opérateurs régionaux de moyen niveau sont un maillon essentiel de la chaîne de traitement de l'image. Dans une étude préliminaire, nous montrons leur importance dans le cadre d'une approche énergétique du traitement d'image et nous déterminons une forme générale sous laquelle ces opérateurs peuvent être implantés afin de pouvoir être utilisés de manière efficace. Après avoir montré la nécessité de l'asynchronisme pour implanter ces opérateurs régionaux, nous étudions les structures existant dans la littérature. Le coût matériel élevé de l'asynchronisme et de ces structures étant trop important pour une implantation dense dans des rétines artificielles, nous tenons à limiter au minimum possible les ressources utiles aux calculs régionaux asynchrones. Cela nous conduit à une nouvelle structure de calcul régional, les micropipelines associatifs, implantant partiellement le modèle des réseaux associatifs, en particulier la somme régionale. Cette structure est basée sur un élément de circuit asynchrone, le micropipeline convergent ayant un coût d'implantation matériel faible. Il utilise un mode alternatif de transmission asynchrone que nous appelons la transmission par jetons. Afin de réduire encore le coût des opérateurs régionaux définis précédemment, nous optimisons ensuite le réseau de connexion asynchrone. Dans la partie algorithmique, nous montrons que la possibilité d'utiliser des opérateurs régionaux de manière efficace conduit à élargir le cadre du traitement d'image. Nous illustrons cette extension dans le cadre de la segmentation d'images. Après une étude des méthodes de segmentation existantes, une méthode basée sur des mesures statistiques régionales permettant d'améliorer la segmentation à base de ligne de partage des eaux sera proposée. Enfin, nous introduisons une nouvelle méthode de segmentation, la segmentation sociétale basée sur une analogie avec la segmentation d'un territoire en villes et villages, utilisant de manière intensive les mesures régionales.

Cette thèse, menée en partenariat avec le CNES et la DGA s'inscrit dans un contexte international très actif sur les réseaux réflecteurs ou reflectarrays. Un reflectarray est constitué d'une source primaire placée au-dessus d'un réseau de cellules contrôlant les propriétés du champ réfléchi. Une reconfiguration du diagramme de rayonnement peut être réalisée de manière électronique en introduisant des éléments actifs dans chacune des cellules. Dans ce contexte, le travail réalisé a consisté à étudier une nouvelle topologie de cellule permettant de réfléchir indépendamment deux ondes incidentes, en polarisations circulaires gauche et droite, en bande X. Cette cellule, basée sur la superposition d'une cellule sélective en polarisation et d'une cellule simple polarisation, est conçue de façon à être compatible avec une reconfiguration électronique à l'aide de commutateurs. Après un important travail de simulation électromagnétique, une première validation expérimentale, menée à l'échelle de la cellule unitaire, a mis en évidence de très bonnes performances dans les deux polarisations (pertes inférieures à 1dB, déphasage atteignant 2 bits de résolution). A cette occasion, un banc de caractérisation spécifique a été développé. Une étude de faisabilité de la cellule reconfigurable a également été menée afin d'identifier les technologies de commutateur les plus pertinentes et de quantifier les perturbations apportées par la circuiterie de commande. Finalement, un démonstrateur de réseau à états figés a été réalisé et mesuré. Constitué de 97 cellules, il a permis de démontrer les potentialités de la structure développée, pour une application spatiale réaliste : dépointage jusqu'à 26°, bande passante de 800 MHz en bande X, réjection de polarisation croisée>20dB correspondant à une pureté de polarisation circulaire satisfaisante (TE<2dB). Il s'agit de la première antenne à réseau réflecteur qui permette de gérer indépendamment et simultanément les deux orientations de la polarisation circulaire à la même fréquence tout en offrant des capacités de reconfigurabilité.

Cette thèse, menée en partenariat avec le CNES et la DGA s’inscrit dans un contexte international très actif sur les réseaux réflecteurs ou reflectarrays. Un reflectarray est constitué d’une source primaire placée au-dessus d’un réseau de cellules contrôlant les propriétés du champ réfléchi. Une reconfiguration du diagramme de rayonnement peut être réalisée de manière électronique en introduisant des éléments actifs dans chacune des cellules. Dans ce contexte, le travail réalisé a consisté à étudier une nouvelle topologie de cellule permettant de réfléchir indépendamment deux ondes incidentes, en polarisations circulaires gauche et droite, en bande X. Cette cellule, basée sur la superposition d’une cellule sélective en polarisation et d’une cellule simple polarisation, est conçue de façon à être compatible avec une reconfiguration électronique à l’aide de commutateurs. Après un important travail de simulation électromagnétique, une première validation expérimentale, menée à l’échelle de la cellule unitaire, a mis en évidence de très bonnes performances dans les deux polarisations (pertes inférieures à 1dB, déphasage atteignant 2 bits de résolution). A cette occasion, un banc de caractérisation spécifique a été développé. Une étude de faisabilité de la cellule reconfigurable a également été menée afin d’identifier les technologies de commutateur les plus pertinentes et de quantifier les perturbations apportées par la circuiterie de commande. Finalement, un démonstrateur de réseau à états figés a été réalisé et mesuré. Constitué de 97 cellules, il a permis de démontrer les potentialités de la structure développée, pour une application spatiale réaliste : dépointage jusqu’à 26°, bande passante de 800 MHz en bande X, réjection de polarisation croisée>20dB correspondant à une pureté de polarisation circulaire satisfaisante (TE<2dB). Il s’agit de la première antenne à réseau réflecteur qui permette de gérer indépendamment et simultanément les deux orientations de la polarisation circulaire à la même fréquence tout en offrant des capacités de reconfigurabilité. / This thesis done in partnership with the French Space Agency (CNES) and the French Defense Agency (DGA) is placed in a very active international context on reflectarrays antennas. A reflectarray consists of a primary source located above microstrip elements on a grounded substrate. The microstrip elements are designed to reradiate the incident wave. A reconfiguration of the radiation pattern can be electronically achieved by introducing switches in each element. In this context, for space applications in X-band, the objective of this thesis is to propose a dual-circular polarization (CP) unit-cell able to separate at the same frequency, the two incident circular polarizations. This unit-cell, made of two layers with reconfigurable capabilities, is based on a circular polarization selective surface (CPSS) and on a single polarization cell. After intensive electromagnetic simulations, the unit-cell in dual-circular polarization with reconfigurable capabilities has been experimentally validated using a specific waveguide measurement. In fact, the unitcell reflects independently and simultaneously the two incidents circular polarizations for a phase resolution around 2 bits in LHCP and in RHCP. A feasibility study of the reconfigurable cell was also carried out to identify the most relevant technologies. Then, a reflectarray in X-band has been designed, fabricated and measured. Made up of 97 cells, it has demonstrated the potentialities of the structure for a realistic space application: scan angle up to 26 °, bandwidth of 800MHz in X-band, cross-polarization rejection>20dB and good polarization purity (AR<2dB). This is the first time that a dual circular polarization reflectarray with reconfigurable capabilities has been validated with the unique capability to reflect independently and simultaneously the two incident circular polarization at the same frequency.

Le travail présenté dans ce mémoire de thèse concerne la synthèse de méthodes d'accommodation fondée sur l'information du second ordre (ISO) dans le contexte de la tolérance aux défauts présents au sein des systèmes linéaires. La contribution majeure de ces travaux de recherche concerne l'exploitation de cette information dans l'analyse de la reconfigurabilité (aptitude du système à s'affranchir des défauts) et dans le développement des stratégies d'accommodation de défauts permettant de retrouver les performances nominales en fonction du comportement dynamique et garantissant une information du second ordre imposée. <br />Dans un premier temps, on propose des approches pour mesurer l'information du second ordre à partir des grandeurs entrée/sortie des systèmes linéaires. Dans une première approche, la réponse (données de sortie) à la condition initiale est considérée. Une alternative intéressante à cette approche, en considérant le problème comme un d'identification et basée sur la réponse impulsionnelle (paramètres de Markov), est proposée afin d'évaluer l'information du second ordre indirectement mais en-ligne en utilisant des grandeurs entrée/sortie. Un indice résultant de cette évaluation est proposé afin de contribuer à l'étude de la reconfigurabilité en ligne d'un système défaillant. Cette estimation en temps réel de l'information du second ordre est étendue aux systèmes commandés en réseau afin d'évaluer l'impact de retards sur la reconfigurabilité du système.<br />Dans un deuxième temps, des stratégies permettant l'accommodation de défauts du type perte d'efficacité des actionneurs sont proposées, approches considérées dans le contexte de la synthèse de l'information du second ordre par retour d'état. On aborde le cas des systèmes à une entrée, approche proposée et basée sur la méthode de la pseudo inverse modifiée. Ensuite on considère le cas multivariable, approche basée sur la méthode de la pseudo inverse. Des exemples se présentent pour illustrer l'application des approches proposées.<br />Les éléments développés au cours du mémoire sont illustrés à travers une application couramment étudiée dans la commande de procédés : le système hydraulique des trois cuves. Les simulations effectuées mettent en relief les résultats obtenus et l'apport des méthodes développées.

La technologie CMOS a contribué au développement de l'industrie des semi-conducteurs. Cependant, au fur et à mesure que le noeud technologique est réduit, la technologie CMOS fait face à des défis importants liés à la dissipation dûe aux courants de fuite et aux effets du canal court. Pour résoudre ce problème, les chercheurs se sont intéressés à la spintronique ces dernières années, compte tenu de la possibilité de fabriquer des dispositifs de taille réduite et d'opérations de faible puissance. La jonction tunnel magnétique (MTJ) est l'un des dispositifs spintroniques les plus importants qui peut stocker des données binaires grâce à la Magnétorésistance à effet tunnel (TMR). En dehors des applications de mémoire non volatile, la MTJ peut également être utilisée pour combiner ou remplacer les circuits CMOS pour implémenter un circuit hybride, de façon à combiner une faible consommation d'énergie et des performances à grande vitesse. Cependant, le problème de la conversion fréquente de charge en spin dans un circuit hybride peut entraîner une importante consommation d'énergie, ce qui obère l'intérêt pour des circuits hybrides. Par conséquent, le concept ASL qui repose sur un pur courant de spin comme support de l'information est proposé pour limiter les conversions entre charge et spin, donc pour réduire la consommation d'énergie. La conception de circuits à base de dispositif ASL entraîne de nombreux défis liés à l'hétérogénéité qu'ils introduisent et à l'espace de conception étendu à explorer. Par conséquent, cette thèse se concentre sur l'écart entre les exigences d'application au niveau du système et la fabrication des nanodispositifs. Au niveau du dispositif, nous avons développé un modèle compact intégrant le STT, la TMR, les effets d'injection/accumulation de spin, le courant de breakdown des canaux et le délai de diffusion de spin. Validé par comparaison avec les résultats expérimentaux, ce modèle permet d'explorer les paramètres du dispositif liés à la fabrication, tels que les longueurs de canaux et les tailles de MTJ, et aide les concepteurs à éviter leur destruction. De plus, ce modèle, décrit avec Verilog-A sur Cadence et divisé en plusieurs blocs : injecteur, détecteur, canal et contact, permet une conception indépendante et une optimisation des circuits ASL qui facilitent la conception de circuits hiérarchiques et complexes. En outre, les expressions permettant le calcul de l'injection/accumulation de spin pour le dispositif ASL utilisé sont dérivées. Elles permettent de discuter des phénomènes expérimentaux observés sur les dispositifs ASL. Au niveau circuit, nous avons développé une méthodologie de conception de circuit/système, en tenant compte de la distribution des canaux, de l'interconnexion des portes et des différents rapports de courant d'injection provoqués par la diffusion de spin. Avec les spécifications et les contraintes du circuit/système, les fonctions booléennes du circuit sont synthétisées en fonction de la méthode de synthèse développée et des paramètres de niveau de fabrication : longueur des canaux, et tailles MTJ sont spécifiées. Basé sur cette méthodologie développée, les circuits combinatoires de base qui forment une bibliothèque de circuits sont conçus et évalués en utilisant le modèle compact développé. Au niveau du système, un circuit DCT, un circuit de convolution et un système Intel i7 sont évalués en explorant les problèmes d'interconnexion : la répartition de l'interconnexion entre les portes et le nombre de tampons inséré. Avec des paramètres théoriques, les résultats montrent que le circuit/système ASL peut surpasser le circuit/système basé sur CMOS. De plus, le pipeline du circuit basé sur ASL est discuté avec MTJ comme tampons insérés entre les étapes. La reconfigurabilité provoquée par les polarités/valeurs du courant d'injection et les états des terminaux de control des circuits ASL sont également discutés avec l'exploration reconfigurable des circuits logiques de base. / The CMOS technology has tremendously affected the development of the semi-conductor industry. However, as the technology node is scaled down, the CMOS technology faces significant challenges set by the leakage power and the short channel effects. To cope with this problem, researchers pay their attention to the spintronics in recent years, considering its possibilities to allow smaller size fabrication and lower power operations. The magnetic tunnel junction (MTJ) is one of the most important spintronic devices which can store binary data based on Tunnel MagnetoResistance (TMR) effect. Except for the non-volatile memory, MTJ can be also used to combine with or replace the CMOS circuits to implement a hybrid circuit, for the potential to achieve low power consumption and high speed performance. However, the problem of frequent spin-charge conversion in a hybrid circuit may cause large power consumption, which diminishes the advantage of the hybrid circuits. Therefore, the ASL concept which uses a pure spin current to transport the information is proposed for fewer charge-spin conversions, thus for less power consumption. The design of ASL device-based circuits leads to numerous challenges related to the heterogeneity they introduce and the large design space to explore. Hence, this thesis focus on filling the gap between application requirements at the system level and the device fabrication at the device level. In device level, we developed a compact model integrating the STT, the TMR, the spin injection/accumulation effects, the channel breakdown current and the spin diffusion delay. Validated by comparing with experimental results, this model allows exploring fabrication-related device parameters such as channel lengths and MTJ sizes and help designers to prevent from device damages. Moreover, programmed with Verilog-A on Cadence and divided into several blocks: injector, detector, channel and contact devices, this model allows the independent design and cross-layer optimization of ASL-based circuits, that eases the design of hierarchical, complex circuits. Furthermore, the spin injection/accumulation expressions for the used ASL device are derived, enabling to discuss the experimental phenomena of the ASL device. In circuit level, we developed a circuit/system design methodology, taking into account the channel distribution, the gate interconnection and the different injection current ratios caused by the spin diffusion. With circuit/system specifications and constraints, the boolean functions of a circuit are synthesized based on the developed synthesis method and fabrication-level parameters: channel lengths, MTJ sizes are specified. Based on this developed methodology, basic combinational circuits that form a circuit library are designed and evaluated by using the developed compact model. In system level, a DCT circuit, a convolution circuit and an Intel i7 system are evaluated exploring the interconnection issues: interconnection distribution between gates and inserted buffer count. With theoretical parameters, results show that ASL-based circuit/system can outperform CMOS-based circuit/system. Moreover, the pipelining schema of the ASL-based circuit is discussed with MTJ as latches inserted between stages. The reconfigurability caused by the injection current polarities/values and the control terminal states of ASL-based circuits are also discussed with the reconfigurable exploration of basic logic circuits.

The scope of this thesis is to propose solutions to improve the performances of the CMOS transistor only simulated inductors (TOSI) aiming RF filtering applications. We are interested in TOSI architectures because they prove better performances than the classical gm–C filters, being superior with respect to the number of transistors, power consumption, frequency capability and chip area. Furthermore, TOSI architectures have many potential applications in RF design. In the general context of the multi–standard trend followed by wireless transceivers, TOSI based RF filters may offer the possibility of implementing reconfigurable devices. However, satisfying the telecommunications requirements is not an easy task therefore high order TOSI based filters should be implemented. Consequently, using good second order TOSI cells is a matter of the utmost importance and we propose a novel quality factor tuning principle which offers an almost independent tuning of self resonant frequency and quality factor for simulated inductors. An improved TOSI architecture with increased frequency capability is also reported.

De nos jours, les antennes sont de plus en plus complexes en raison notamment de la nécessité de réaliser une reconfigurabilité en fréquence et/ou en diagramme. Les réseaux réflecteurs et les surfaces sélectives en fréquence sont des candidats particulièrement intéressants pour couvrir les besoins actuels. Cependant, en raison de leur grande taille et de la complexité géométrique croissante de leurs cellules élémentaires, l‘analyse électromagnétique complète de ces structures rayonnantes nécessite énormément de ressources informatiques (mémoire) et exige des temps de calcul prohibitifs, notamment lorsque des éléments de commande tels que des MEMS-RF sont intégrés au sein des cellules. Les techniques numériques classiques basées sur un maillage (spatial ou spectral) systématique ne parviennent pas à simuler de manière efficace de telles structures multi-échelles et nécessitent souvent des ressources informatiques difficiles d’accès pour le concepteur d'antennes. Une technique originale baptisée « Scale Changing Technique (SCT) » tente de résoudre ce problème en segmentant le réseau en de multiples domaines imbriqués les uns dans les autres et présentant divers niveaux d'échelle. Le multi-pôle par changement d’échelle, appelé « Scale Changing Network (SCN) », modélise le couplage électromagnétique entre deux niveaux d’échelle successifs. Ce multi-pôle peut être calculé en résolvant les équations de Maxwell à partir d’une Formulation par Equations Intégrales. La mise en cascade des multi-pôles par changement d’échelle permet alors le calcul de la matrice impédance (ou admittance) de surface du réseau complet. Cette matrice peut à son tour être utilisée pour simuler la diffusion électromagnétique d’une onde incidente par le réseau. Le calcul des différents multi-pôles par changement d’échelle peut être effectué séparément de sorte que le temps de simulation du réseau complet peut être considérablement réduit en parallélisant le calcul. Par ailleurs, la modification de la géométrie de la structure à une échelle donnée, lors de la phase de conception, nécessite seulement le calcul de deux multi-pôles par changement d’échelle et ne requiert pas une nouvelle simulation de toute la structure. Cette caractéristique fait de la SCT un outil de conception modulaire. Dans le cadre de cette thèse, la SCT a permis de tenir compte de la taille finie des réseaux et de modéliser efficacement les couplages électromagnétiques entre les cellules élémentaires. Des réseaux réflecteurs uniformes et non uniformes ont été simulés par la SCT et les performances numériques de la méthode ont été analysées. / Future antenna architectures especially for space applications are becoming more and more complex due to the need of reconfigurability. This reconfigurability is needed in terms of frequency, reliability, radiation pattern and power consumption. In this context, reflectarrays and frequency selective surfaces (FSSs) are particularly the hottest domains of RF design. The accurate analysis of electromagnetic (EM) scattering from such type of complex finite-sized reflectarray antenna structures is of great practical interest. However due to their large electrical size and complex cellular patterns specially when tuning elements such as RF-MEMS are also integrated within the array elements, conventional full-wave EM analysis of such multiscale structures either fail or require enormous amount of computational resources to resolve prohibitively large number of unknowns. Moreover the characterization of large structures would normally require a second step for optimization and fine-tuning of several design parameters, as the initial design procedure assumes several approximations. Therefore a full-wave analysis of the initial design of complete structure is necessary prior to fabrication to ensure that the performance conforms to the design requirements. A modular analysis technique which is capable of incorporating geometrical changes at individual cell-level without the need to rerun the entire simulation is extremely desirable at this stage. An indigenous technique called Scale Changing Technique (SCT) addresses this problem by partitioning the cellular reflectarray geometry in numerous nested domains and subdomains defined at different scale-levels in the array plane. Multi-modal networks, called Scale Changing Networks (SCNs), are then computed to model the electromagnetic interactions between any two successive partitions by method of moments (MoM) based integral equation approach. The cascade of these networks allows the computation of the equivalent surface impedance matrix of the complete array which in turn is utilized to compute far-field radiation patterns. Full-wave analysis of both passive and active (electronically tunable by RF-MEMS) reflectarrays has successfully been performed by the SCT while utilizing very small amount of computational resources as compared to conventional full wave methods. Moreover, to speed up the SCT modeling of the reflectarrays, equivalent electrical circuit models have been extracted and applied for individual design and optimization of the reflectarray phase shifter elements.

L'environnement manufacturier moderne est face à un bouleversement de paradigmes nécessitant plus de changeabilité au niveau physique et logique. Un système manufacturier Changeable est défini comme un système de production ayant les capacités de faciliter les changements adéquats, permettant d'ajuster ses structures et ses processus en réponse aux différents besoins. Dans ce contexte, les systèmes manufacturiers doivent se doter d’un très haut niveau de reconfigurabilité, qui est considérée comme l’un des facteurs majeurs du concept de changeabilité. En effet, dans la vision de l'Usine du Futur, la reconfigurabilité est essentielle pour s'adapter efficacement à la complexité croissante des environnements manufacturiers. Elle assure une adaptation rapide, efficace et facile de ces systèmes tout en étant réactif, robuste et économiquement compétitif. L’objectif est de répondre aux nouvelles contraintes internes et externes telles que la globalisation, la variété des produits, la personnalisation de masse ou le raccourcissement des délais. À travers cette thèse, nous étudions la problématique de conception des systèmes manufacturiers reconfigurables (Reconfigurable Manufacturing System – RMS). L’objectif consiste à concevoir des systèmes réactifs en se basant sur leurs capacités en matière de reconfigurabilité. Nous avons étudié ce problème sur trois niveaux : (i) le niveau des composantes, relatif aux modules des machines reconfigurables, (ii) le niveau des machines et leurs interactions, ainsi que l’impact de ces interactions sur le système et (iii) le niveau de l'atelier, composé de l'ensemble des machines reconfigurables. Nous avons développé pour chaque niveau, des indicateurs de performance afin d’assurer les meilleures performances du système conçu, tels que l’indicateur de modularité, l’indicateur de flexibilité, l’indicateur de robustesse et l’effort d'évolution d'un système reconfigurable. Pour l'ensemble des problèmes étudiés, nous avons développé des modèles d’optimisation multicritère, résolus à travers des heuristiques ou des métaheuristiques multicritères (comme le recuit simulé multicritère (AMOSA) et les algorithmes génétiques multicritère (NSGA-II)). De nombreuses expériences numériques et analyses ont été réalisées afin de démontrer l’applicabilité de nos approches / The modern manufacturing environment is facing a paradigm shift that require more changeability at physical and logical levels. A Changeable Manufacturing System is defined as a production system that has the ability to facilitate the right changes, allowing the adjustment of its structures and processes in response to the different needs. In this context, manufacturing systems must have a very high level of reconfigurability, which is considered to be one of the major enablers of changeability. From the perspective of the “Factory of the future”, the reconfigurability is essential to effectively adapt to the ever-increasing complexity of manufacturing environments. It allows a rapid, efficient and easy adaptation of these systems while being responsive, robust and economically competitive. The objective is to respond to new internal and external constraints in terms of globalization, variety of products, mass customization, and shorter lead times. Through this thesis, we study the problem of design of reconfigurable manufacturing systems (RMS) that meets these requirements. The goal is to design responsive systems based on their key features of reconfigurability. We have studied the RMS design problem on three levels: (i) the level of the components, relating to the modules of the reconfigurable machines, (ii) the machine level and their interactions, as well as the impact of these interactions on the system and (iii) the workshop level composed of all the reconfigurable machines. We have developed for each level, performance indicators to ensure a better responsiveness and a high performance of the designed system, like the modularity index, the flexibility index, the robustness index and the layout evolution effort of a reconfigurable system. For each of the studied problems, we developed multicriteria optimization models, solved through heuristics or multicriteria metaheuristics (such as archived multi-objective simulated annealing (AMOSA) and multi-objective genetic algorithms (NSGA-II)). Numerous numerical experiments and analyzes have been performed to demonstrate the applicability of our approaches