Th. doct.-ing.--Génie électrique--Toulouse--I.N.P., 1983. N°: 240.

Le contexte de ce travail est l'assistance à la conception de systèmes embarqués, et particulièrement de Systems on Chip (SoC). Les domaines d'application concernés sont variés: avionique, téléphones portables, automobile. La complexité de ces systèmes, et leur interaction forte avec leur environnement, posent des problème de maîtrise de la conception (pour éviter les détections d'erreurs tardives, les diagnostics et réparations coûteux en moyens, mais aussi en temps de mise sur le marché), et de validation ou certification pour les systèmes à sûreté critique (qui doivent être vérifiés avant leur mise en service). Il s'en suit un fort besoin de méthodes et d'outils pour assister la conception sûre de ces systèmes, qui prennent la forme de méthodologies et de modèles à base de composants, de langages de spécification de haut niveau, d'outils de transformation et compilation, d'analyse et de vérification, de synthèse et génération de code. Dans ce contexte, une contribution est une proposition d'un modèle intermédiaire entre les systèmes de calculs dans le cadre du parallélisme de données intensif et les langages formels. Ce modèle intermédiaire permet la génération du code en langages formel à partir de ces systèmes dans le cadre ingénierie dirigé par les modèles. La validation formelle et l'analyse statique est donc possible sur la base du code généré. Une autre contribution est une proposition de mécanismes de contrôle dans le même cadre, sous forme de constructeurs de langage de haut-niveau et de leur sémantique. On veut les définir pour leur exploitation dans la vérification, synthèse et génération de code. Il s'agit de déterminer un niveau d'abstraction de représentation des systèmes où soit extraite la partie contrôle, et de la modéliser sous forme d'automates à états finis. Ceci permet de spécifier et implémenter des changements de modes calculs, qui se distinguent par exemple par les ressources utilisées, la qualité du service fourni, le choix d'algorithme remplissant une fonctionnalité. Cette abstraction est alors favorable à l'application d'outils d'analyse et vérification (de type model checking). On s'intéressera aussi à l'utilisation de techniques de synthèse de contrôleurs discrets, qui peut assurer la correction de façon constructive: à partir d'une spécification partielle du contrôle, elle calcule la partie manquante pour que les propriétés soient satisfaites. L'avantage pour le développement de la partie contrôle est dans la simplification de la spécification, et la correction par construction du résultat. Ce travail se fera en articulation avec des travaux déjà commencés sur la proposition d'une méthodologie de séparation contrôle/donnée! de mécanismes de contrôle, et leur intégration dans l'environnement de conception de systèmes à parallélisme de données intensif Gaspard. On travaillera dans le cadre des modèles de systèmes réactifs proposés par l'approche synchrone, de ses langages de programmation à base d'automates, et de ses outils académiques et commerciaux. En étude de cas, on s'intéressera à des applications en systèmes embarqués téléphone portable multimédia. / The work presented in this dissertation is carried out in the context of System-on-Chip (SoC) and embedded system design, particularly dedicated to data-parallel intensive processing applications (DIAs). Examples of such applications are found in multimedia processing and signal processing. On the one hand, safe design of DIAs is considered to be important due to the need of Quality of Service, safety criticality, etc., in these applications. However, the complexity of current embedded systems makes it difficult to meet this requirement. On the other hand, high-Ievel safe control, is highly demanded in order to ensure the correctness and strengthen the flexibility and adaptivity of DIAs. As an answer to this issue, we propose to take advantage of synchronous languages to assist safe DIAs design. First, a synchronous modeling bridges the gap between the Gaspard2 framework, which is dedicated to SoC design for DIAs, and synchronous languages that act as a model of computation enabling formal validation. The latter, together with their tools, enable high-Ievel validation of Gaspard2 specifications. Secondly, a reactive extension to a previous control proposition in Gaspard2, is also addressed. This extension is based on mode automata and contributes to conferring safe and verifiable features onto the previous proposition. As a result, model checking and discret controller synthesis can be applied for the purpose of correctness verification. Finally, a Model-Driven Engineering (MDE) approach is adopted in order to implement and validate our proposition, as well as benefit fron the advantages of MDE to address system complexity and productivity issues. Synchronous modeling, MARTE-based (the UML profile fo Modeling and Analysis of Real-Time and Embedded system) control modeling, and model transformations, including code generation, are dealt with in the implementation.

Tableau d'honneur de la Faculté des études supérieures et postdoctorales, 2017-2018 / La validité des modèles des générateurs est essentielle aux analyses de stabilité et de performance dynamique des réseaux électriques. Les producteurs d’énergie doivent fournir aux transporteurs d’électricité les paramètres électriques dynamiques du modèle de tous les générateurs mis en service après 1990. Les paramètres fournis doivent obligatoirement être validés par des mesures expérimentales. En Amérique du Nord, la procédure d’estimation des paramètres la plus acceptée est l’essai de courtcircuit brusque. Pour des cas de réfection, les risques élevés de bris peuvent devenir inacceptables. L’essai SSFR (« Standstill Frequency Response ») décrit dans la norme ANSI/IEEE Std 115-2009 comporte plusieurs avantages par rapport aux méthodes plus traditionnelles, notamment l’amélioration de la précision des modèles sur une bande passante plus large (> 200 Hz) et l’élimination des risques d’endommager le générateur. L’objectif du projet de recherche est de développer un système de mesure automatisé répondant à des contraintes industrielles afin d’assister la réalisation de l’essai SSFR sur de grands alternateurs hydrauliques. La solution proposée vise à maximiser la qualité des mesures tout en minimisant le nombre d’interventions manuelles et la complexité du montage expérimental. Le système a été utilisé pendant plus de deux mille heures afin de réaliser des essais de validation sur des générateurs de 5.4 kVA. Les essais ont permis de démontrer que le système est robuste et qu’il possède les spécifications requises pour effectuer des essais SSFR répondant aux exigences de la norme ANSI/IEEE Std 115- 2009. Les trois premiers chapitres du mémoire introduisent les bases théoriques liées à la modélisation dq0 d’un générateur synchrone, puis décrivent les principaux essais permettant l’identification des paramètres du modèle. La seconde partie du mémoire se concentre sur les divers aspects de conception du système de mesure automatisé. / Generator models validity is essential to analyze power grids stability and dynamic performance. Energy producers must provide power carriers with the model parameters of all generators commissioned after 1990. The parameters supplied must be validated by experimental measurements. In North America, the most accepted parameter estimation procedure is the short-circuit test. For repair cases, the high risk of damaging the alternator may become unacceptable. The SSFR (« Standstill Frequency Response ») test described in the ANSI / IEEE Std 115-2009 standard has several advantages over more traditional methods, namely an improvement of the models accuracy over a wider bandwidth (> 200 Hz) and the elimination of the risk of damaging the generator. The research project objective is to develop an automated measurement system meeting industrial constraints in order to assist the realization of the SSFR test on large hydraulic alternators. The proposed solution aims to maximize the quality of measurements while minimizing the number of manual interventions and the complexity of the experimental setup. The system has been used for more than two thousand hours to perform validation tests on 5.4 kVA generators. The tests demonstrated that the system is robust and has the required specifications to perform SSFR tests that meet the requirements of the ANSI / IEEE Std 115-2009 standard. The first three chapters of the thesis introduce the theoretical framework related to the dq0 modelisation of a synchronous generator, then describe the main tests allowing the identification of the model parameters. The second part of the thesis focuses on the various design considerations of the automated measurement system.

Thèse (M.Sc.)--Université Laval, 2009. / Titre de l'écran-titre (visionné le 16 juin 2009). Bibliogr.

Tableau d'honneur de la Faculté des études supérieures et postdorales, 2015-2016 / Ce mémoire présente une application de la méthode des réponses en fréquence à l’arrêt ou Standstill Frequency Response (SSFR) pour trois machines synchrones distinctes : une machine de laboratoire de 5.4kVA à rotor lisse, du type turbogénérateur, une machine de laboratoire de 5.4kVA à rotor saillant, du type hydrogénérateur et un grand alternateur de réseau de 95 MVA, du type hydrogénérateur. Cette méthode est détaillée dans la norme IEEE 115-2009 et permet l’identification des paramètres d’un circuit équivalent dq pour des alternateurs synchrones. Ces modèles sont souvent utilisés pour des études de stabilité du réseau électrique. Nous avons adapté l’utilisation de la méthode SFFR pour chaque machine en essayant de réduire le nombre de mesures à réaliser dans le domaine des basses fréquences. Cette modification permet de minimiser la durée des expériences. Une bonne partie du mémoire rappelle les bases théoriques nécessaires à l’utilisation de la méthode SSFR, notamment le développement du modèle dq, la transformation de Park et les différentes fonctions de transfert qui représentent le comportement d’une machine. Par la suite, nous décrivons le protocole expérimental et l’analyse des données pour l’identification des paramètres du modèle pour chaque alternateur. Une validation des paramètres est réalisée en comparant les données expérimentales et les résultats simulés pour plusieurs essais de courts-circuits (triphasés et biphasés), à différents niveaux de courant d’excitation. / This paper presents an application of the well-known Standstill Frequency Response (SSFR) method for three separate synchronous machines: a 5.4kVA round rotor turbogenerator, a 5.4 kVA salient rotor and a large 95 MVA hydrogenerator. This method is detailed in the IEEE 115-2009 standard and allows the identification of the parameters of an equivalent circuit for dq synchronous generators. These models are often used for the grid stability studies. We adapted the SSFR method for each machine in order to reduce the number of measurements to be performed in the low frequency range. This modification reduces the duration of the experiments. The theoretical basis for the use of SSFR method is reviewed carefully, including the development of dq model, Park transformation and different transfer functions that represent the behavior of a machine. Subsequently, we describe the experimental protocol and data analysis for the identification of the model parameters for each generator. A parameter validation is performed by comparing the experimental and simulated results of several short-circuit tests (three-phase and two-phase), at different levels of excitation current.

Thèse de doctorat : Génie électrique : Nancy 1 : 2009. / Titre provenant de l'écran-titre.

Th. 3e cycle--Génie électrique--Toulouse--I.N.P., 1983. N°: 189.

Th. 3e cycle--Génie électrique--Toulouse--I.N.P., 1984. N°: 192.

Th. doct.-ing.--Électrotech.--Toulouse--I.N.P., 1980. N°: 128.

Une idée centrale en ingénierie des systèmes est de construire les systèmes complexes par assemblage de composants. Chaque composant a ses propres caractéristiques, suivant différents points de vue, chacun mettant en évidence différentes dimensions d'un système. Un problème central est de définir le sens la composition de composants hétérogènes afin d'assurer leur interopérabilité correcte. Une source fondamentale d'hétérogénéité est la composition de sous-systèmes qui ont des différentes sémantiques d'execution et d' interaction. À un extrême du spectre sémantique on trouve des composants parfaitement synchronisés par une horloge globale, qui interagissent par transactions atomiques. À l'autre extrême, on a des composants complètement asynchrones, qui s'éxécutent à des vitesses indépendantes et interagissent nonatomiquement. Entre ces deux extrêmes, il existe une variété de modèles intermédiaires (par exemple, les modèles globalement asynchrones et localement synchrones). Dans ce travail, on étudie la combinaison des systèmes synchrones et asynchrones. A ce fin, on utilise BIP (Behavior-Interaction-Priority), un cadre général à base de composants permettant la conception rigoureuse de systémes. On définit une extension de BIP, appelée BIP synchrone, déstiné à modéliser les systèmes flot de données synchrones. Les pas d'éxécution sont décrites par des réseaux de Petri acycliquemunis de données et des priorités. Ces réseaux de Petri sont utilisés pour modéliser des flux concurrents de calcul. Les priorités permettent d'assurer la terminaison de chaque pas d'éxécution. Nous étudions une classe des systèmes synchrones ``well-triggered'' qui sont sans blocage par construction et le calcul de chaque pas est confluent. Dans cette classe, le comportement des composants est modélisé par des `graphes de flux modaux''. Ce sont des graphes acycliques représentant trois différents types de dépendances entre deux événements p et q: forte dépendance (p doit suivre q), dépendance faible (p peut suivre q) et dépendance conditionnelle (si p et q se produisent alors $p$ doit suivre q). On propose une transformation de modèles LUSTRE et MATLAB/Simulink discret à temps discret vers des systèmes synchrones ``well-triggered''. Ces transformations sont modulaires et explicitent les connexions entre composants sous forme de flux de données ainsi que leur synchronisation en utilisant des horloges. Cela permet d'intégrer des modèles synchrones dans les modèles BIP hétérogènes. On peut ensuite utiliser la validation et l'implantation automatique déjà disponible pour BIP. Ces deux traductions sont actuellement implementées et des résultats expérimentaux sont fournis. Pour les modèles BIP synchrones nous parvenons à générer du code efficace. Nous proposons deux méthodes: une implémentation séquentielle et une implémentation distribués. L'implémentation séquentielle consiste en une boucle infinie. L'implémentation distribuée transforme les graphes de flux modaux vers une classe particulieére de réseaux de Petri, que l'on peut transformer en réseaux de processus de Kahn. Enfin, on étudie la théorie de la conception de modeéles insensibles à la latence (latency-insensitive design, LID) qui traite le problème de latence des interconnexionsdans les systèmes synchrones. En utilisant la conception LID, les systèmes synchrones peuvent être «désynchronisés» en des réseaux de processus synchrones qui peuvent fonctionner à plus haute fréquence. Nous proposons un modèle permettant de construire des modéles insensibles à la latence en BIP synchrone, en représentant les mécanismes spécifiques d'interconnexion par des composants BIP synchrone. / A central idea in systems engineering is that complex systems are built by assembling com- ponents. Components have different characteristics, from a large variety of viewpoints, each highlighting different dimensions of a system. A central problem is the meaningful composition of heterogeneous components to ensure their correct interoperation. A fundamental source of heterogeneity is the composition of subsystems with different execution and interaction seman- tics. At one extreme of the semantic spectrum are fully synchronized components which proceed in a lockstep with a global clock and interact in atomic transactions. At the other extreme are completely asynchronous components, which proceed at independent speeds and interact non- atomically. Between the two extremes a variety of intermediate models can be defined (e.g. globally-asynchronous locally-synchronous models). In this work, we study the combination of synchronous and asynchronous systems. To achieve this, we rely on BIP (Behavior-Interaction-Priority), a general component-based framework encompassing rigorous design. We define an extension of BIP, called Synchronous BIP, dedicated to model synchronous data-flow systems. Steps are described by acyclic Petri nets equipped with data and priorities. Petri nets are used to model concurrent flow of computation. Priorities are instrumental for enforcing run-to-completion in the execution of a step. We study a class of well- triggered synchronous systems which are by construction deadlock-free and their computation within a step is confluent. For this class, the behavior of components is modeled by modal flow graphs. These are acyclic graphs representing three different types of dependency between two events p and q: strong dependency (p must follow q), weak dependency (p may follow q), conditional dependency (if both p and q occur then p must follow q). We propose translation of LUSTRE and discrete-time MATLAB/Simulink into well-triggered synchronous systems. The translations are modular and exhibit data-flow connections between components and their synchronization by using clocks. This allows for integration of synchronous models within heterogeneous BIP designs. Moreover, they enable the application of validation and automatic implementation techniques already available for BIP. Both translations are cur- rently implemented and experimental results are provided. For Synchronous BIP models we achieve efficient code generation. We provide two methods, sequential implementation and distributed implementation. The sequential implementation pro- duces endless single loop code. The distributed implementation transforms modal flow graphs to a particular class of Petri nets, that can be mapped to Kahn Process Networks. Finally, we study the theory of latency-insensitive design (LID) which deals with the problem of interconnection latencies within synchronous systems. Based on the LID design, synchronous systems can be “desynchronized” as networks of synchronous processes that might run with increased frequency. We propose a model for LID design in Synchronous BIP by representing specific LID interconnect mechanisms as synchronous BIP components.