Ce mémoire présente une analyse des capacités d'un réseau de neurones à décharges à quatre couches comportant des neurones complexes, dont le champ récepteur est défini par des entrées synchrones, dans le contexte d'une application de reconnaissance de formes. Avec le développement d'un modèle informatique basé sur les études neurophysiologiques, un procédé de projection de l'information vers les neurones complexes est présenté. De plus, une corrélation temporelle est utilisée pour établir la reconnaissance de formes. Une première étape permet de segmenter des images sources à l'aide d'une communication synaptique intra-couche. Puis, une projection sur deux nouvelles couches de neurones complexes et une communication synaptique extra-couche permettent de comparer des formes semblables. S'il y a correspondance entre deux ou plusieurs régions, une synchronisation des neurones complexes est décelée, sinon, il n'y aura pas de synchronisation des neurones. L'objectif est d'employer, dans un premier temps, cette nouvelle structure de réseau de neurones à décharges pour la reconnaissance de formes ayant divers niveaux de complexité, et, dans un deuxième temps, de comprendre les apports des choix de conception sur le comportement du réseau. Les expérimentations posées ont permis de conclure que le réseau développé, SyncOsc, est globalement plus performant que le réseau de comparaison ODLM. SyncOsc se montre en effet plus stable, bien plus rapide et apte à traiter des images de grandes tailles, ce que ODLM ne peut réaliser.

Thèse doctorat : Génie électrique : Lille 1 : 2003. / N° d'ordre (Lille 1) : 3421. Résumé en français et en anglais. Bibliogr. p. 187-190.

Thèse doctorat : Génie Electrique : Villeurbanne, INSA : 2003. / Thèse rédigée en espagnol. En fin de thèse, résumé succint des chapitres en français. Titre provenant de l'écran-titre. Bibliogr. p. 243-247.

Reproduction de : Thèse de doctorat : Génie électrique : Lille 1 : 2005. / N° d'ordre (Lille 1) : 3658. Texte en français et en anglais. Titre provenant de la page de titre du document numérisé. Bibliogr. p. 121-131. Liste des publications.

Thèse (M.A.)--Université Laval, 2007. / Bibliogr.: f. [136]-139. Publié aussi en version électronique dans la Collection Mémoires et thèses électroniques.

Th. doct.-ing.--Génie électrique--Toulouse--I.N.P., 1981. N°: 179.

La génératrice synchrone à griffes est une technologie mature et économique qui est largement utilisée dans l'industrie automobile pour l'alimentation des équipements électriques à bord des véhicules et la recharge de l'accumulateur d'énergie. Cependant, le système de génération actuel qui utilise un simple pont redresseur à diodes atteint ses limites en raison de son faible rendement et de l'augmentation progressive de la puissance consommée. Ce travail présente une étude comparative de différentes structures de redressement qui peuvent être associées à un alternateur à rotor à griffes dans le but d'augmenter la puissance de sortie et le rendement du système, tout en minimisant l'ondulation du courant de sortie. Nous proposons un modèle équivalent de type circuit permettant de simuler le comportement d'un système de génération automobile conventionnel avec une précision raisonnable. Plusieurs techniques pour augmenter la puissance maximale de sortie d'un alternateur branché à un redresseur à diodes sont évaluées. Ces techniques ne nécessitent aucune modification de géométrie de l'alternateur mais rajoutent certaines limitations sur le fonctionnement qui sont discutées. Nous étudions ensuite des structures de redressement à MLI en comparant leur prix et leurs performances théoriques. Des versions entrelacées de ces structures sont analysées pour minimiser l'ondulation du courant de sortie. Toutes ces solutions sont testées et comparées sur un banc d'essai polyvalent qui a été développé dans le cadre de cette étude. Ce travail montre qu'il est possible d'augmenter la puissance de sortie et le rendement lors du fonctionnement à haute vitesse avec des redresseurs MLI ou des redresseurs à diodes, mais il est très difficile d'égaler, en même temps, la puissance et le rendement à la vitesse de ralenti. L'entrelacement de plusieurs structures de redressement permet une réduction importante de l'ondulation du courant de sortie et n'entraine pas forcement une augmentation de prix. Les essais pratiques ont aussi mis en évidence les limites d'une comparaison des performances par simulation lorsque la saturation magnétique dans la machine est négligée.

Cette thèse traite de la conception et implémentationd’un langage de programmation pour les systèmes detraitement de flux en temps réel, comme l’encodagevidéo. Le modèle des réseaux de Kahn est bien adaptéà ce domaine et y est couramment utilisé. Dans cemodèle, un programme consiste en un ensemble deprocessus parallèles communicant à travers des filesmono-producteur, mono-consommateur. La force dumodèle réside en son déterminisme.Les langages synchrones fonctionnels comme Lustresont dédiés aux systèmes embarqués critiques. Un programmeLustre définit un réseau de Kahn synchronequi peut être exécuté avec des files bornées et sans blocage.Cette propriété est garantie par un système detypes dédié, le calcul d’horloge, qui établit une échellede temps globale à un programme. Cette échelle detemps globale est utilisée pour définir les horloges, sé-quences booléennes indiquant pour chaque file, et àchaque pas de temps, si un processus produit ou consommeune donnée. Cette information sert non seulementà assurer la synchronie mais également à générerdu logiciel ou matériel à état fini.Nous proposons et étudions les horloges entières, unegénéralisation des horloges booléennes autorisant desentiers naturels arbitrairement grands. Les horlogesentières décrivent la production ou consommation deplusieurs valeurs depuis une même file au cours d’uninstant. Nous les utilisons pour définir la constructiond’échelle de temps locale, qui peut masquer despas de temps cachés par un sous-programme au contexteenglobant.Ces principes sont intégrés à un calcul d’horloge pourun langage fonctionnel d’ordre supérieur. Nous étudionsses propriétés et prouvons en particulier que lesprogrammes bien typés ne bloquent pas. Nous compilonsles programmes typés vers des circuits numériquessynchrones en adaptant le schéma de générationde code dirigé par les horloges de Lustre. L’informationde typage contrôle certains compromis entre temps etespace dans les circuits générés. / This thesis addresses the design and implementationof a programming language for real-time streaming applications,such as video decoding. The model of Kahnprocess networks is a natural fit for this area and hasbeen used extensively. In this model, a program consistsin a set of parallel processes communicating via singlereader, single writer queues. The strength of the modellies in its determinism.Synchronous functional languages such as Lustre arededicated to critical embedded systems. A Lustre programdefines a synchronous Kahn process network, thatis, which can be executed using finite queues and withoutdeadlocks. This is enforced by a dedicated type system,the clock calculus, which establishes a global timescale throughout a program. The global time scale isused to define clocks: per-queue boolean sequences indicating,for each time step, whether a process producesor consumes a token in the queue. This information isused both for enforcing synchrony and for generatingfinite-state software or hardware.We propose and study integer clocks, a generalizationof boolean clocks featuring arbitrarily big natural numbers.Integer clocks model the production or consumptionof several values from the same queue in the courseof a time step. We then rely on integer clocks to definethe local time scale construction, which may hide timesteps performed by a sub-program from the surroundingcontext.These principles are integrated into a clock calculus fora higher-order functional language. We study its properties,proving among other results that well-typed programsdo not deadlock. We adjust the clock-directedcode generation scheme of Lustre to generate finite-statedigital synchronous circuits from typed programs. Thetyping information controls certain trade-offs betweentime and space in the generated circuits.

Ce travail porte sur le test fonctionnel, basé sur les spécifications et complètement automatisé des logiciels synchrones. Nous proposons une extension des techniques de test proposées par l'outil Lutess afin de prendre en compte des logiciels qui comportent des entrées/sorties numériques. La génération de données de test est abordée en s'appuyant sur les techniques de programmation par contraintes.<br /><br />Nous avons redéfini les méthodes de guidage de la génération afin de les adapter à ce nouveau contexte numérique. Ainsi, nous proposons, en plus de la génération aléatoire respectant les propriétés invariantes de l'environnement, le guidage du test basé sur des probabilités conditionnelles ou sur des propriétés de sûreté. Des connaissances partielles sur le logiciel, que nous appelons hypothèses de test, peuvent être intégrées dans le processus de génération et contribuer à l'amélioration du pouvoir de détection de fautes du guidage par propriétés de sûreté. Enfin, nous permettons l'utilisation conjointe de plusieurs techniques de guidage dans une même spécification.<br /><br />Une implémentation de ces méthodes de test a été réalisée dans une nouvelle version de l'outil, que nous appelons Lutess V2. L'applicabilité de ces méthodes dans un contexte plus réaliste a été évaluée sur une étude de cas significative d'un contrôleur de niveau d'eau dans une chaudière.

Cette thèse propose une methode de codage optimise d'automate synchrone dans un environnement du type compilateur de silicium. Dans une première partie, on recherche sur le graphe d'état des situations prédictives de minimisation des équations des variables internes et des sorties. Ceci définit des contraintes sur le codage en terme d'une liste de groupes d'adjacence d'états a immerger sur des faces ou cubes de l'hypercube. Dans une deuxième partie le codage est réalisé en satisfaisant au mieux ces affectations de faces et leurs intersections. Les principes de base de cette approche sont les suivants: (i) pour la première phase, la recherche de situations prédictives de minimisation est fondée sur la théorie des paires de partition de Hartmannis. Les situations sont recherchées entrée par entrée; cette approche locale permettra de faire face aux grandes complexités; remarquons que le codage des entrées n'est pas aborde. La priorité est donnée aux fusions potentielles de monômes dans les équations. On ne recherchera pas de façon indifférenciée comme dans d'autres approches (mustang) toutes les minimisations possibles incluant les factorisations. En effet, il est raisonnablement estime que seule la fusion de monômes assure un gain de surface et en connectique; (ii) pour la deuxième phase, les techniques d'immersion dans l'hypercube seront très sophistiquées. Elles reprendront une représentation de l'hypercube par le treillis de l'ensemble des parties de n éléments. Pour résoudre les problèmes des contraintes intersectantes, c'est-a-dire des contraintes impliquant des sous-ensembles d'états en commun, une théorie dite théorie des cubes intersectant sera proposée. Les résultats de cette thèse ont donne lieu a un logiciel intégré dans le système asyl. Les résultats obtenus en gain de surface sur silicium, de chemin critique et de facteurs de routage sont les meilleurs actuellement connus