Les technologies de transistors bipolaires à hétérojonctions (HBT) ont montré leur efficacité pour permettre aux circuits de traiter les grands signaux au delà de 100Gbit/s pour les réseaux optiques Ethernet. Pour assurer ce résultat, une bonne fiabilité doit être garantie. Des tests de vieillissements accélérés sous contraintes thermiques et électrothermiques sont réalisés et analysés avec les outils de simulation physique Sentaurus TCAD afin d’obtenir les lois de vieillissement physiques. Le modèle compact HICUM niveau 2, basé sur la physique, est utilisé pour modéliser précisément le composant avant vieillissement, puis pour ajuster les caractéristiques intermédiaires pendant le vieillissement. L’évolution des paramètres du modèle est décrit avec des équations appropriées pour obtenir un modèle électrique compact du vieillissement basé sur la physique. Les lois de vieillissement et les équations d’évolutions des paramètres avec le temps de contrainte sont implantées dans le modèle électrique de vieillissement en langage Verilog-A, ce qui permet de simuler l’impact des mécanismes de défaillances sur le circuit en conditions opérationnelles. / Modern InP Heterojunction Bipolar Transistors (HBT) technology has shown its efficiency for making large signal ICs working above 100 Gbits/s for Ethernet optical transport network. To full-fill this expectation, a good reliability has to be assured. Accelerated aging tests under thermal and electro-thermal stress conditions are performed and analyzed with Sentaurus TCAD device simulation tools to achieve the physical aging laws. The physics based advanced bipolar compact model HICUM Level 2 is used for precise modeling of the devices before aging. The HICUM parameters are extracted to fit the intermediate characterizations during aging. The evolution of the model parameters is described with suitable equations to achieve a physics based compact electrical aging model. The aging laws and the parameter evolution equations with stress time are implemented in compact electrical aging model in Verilog-A languages which allows us to simulate the impact of device failure mechanisms on the circuit in operating conditions.
| Identifer | oai:union.ndltd.org:theses.fr/2011BOR14451 |
| Date | 20 December 2011 |
| Creators | Ghosh, Sudip |
| Contributors | Bordeaux 1, Zimmer, Thomas, Marc, François |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0022 seconds