Return to search

Content assist in integrated development environments for hardware description languages / Automatisk komplettering i integrerade utvecklingsmiljöer för hårdvarubeskrivningsspråk

Content assist is one of the most powerful features in integrated development environments (IDE). While a lot of research papers exist on content assist for software programming languages (SPL), hardware description languages (HDL) aren’t covered at all. In this thesis, we improve content assist for SystemVerilog, one of the most widely used HDL, by using different ordering strategies and comparing them to each other. In the end, 6 different strategies are kept: two based on frequencies, one on the usage of the content assist, one on the name of the variable, one on the type of the variable, and one on the distance from their declaration to the cursor position. We test our implementation in 3 different open-source projects well-known and used by the SystemVerilog community: OpenTitan, SweRV, and riscv-dv. We achieve having the expected entry in the top 5 in more than 40% of cases with no prefix and up to 66% of cases with 1 character already typed. / Automatisk komplettering är en av de mest kraftfulla funktionerna i integrerade utvecklingsmiljöer (integrated development environments, IDE). Även om det finns många forskningsartiklar om automatisk komplettering för mjukvaruprogrammeringsspråk (software programming languages, SPL), täcks inte hårdvarubeskrivningsspråk (hardware description language, HDL) alls. I det här examensarbetet förbättras innehållshjälp för SystemVerilog, en av de mest använda HDL:erna, genom att använda olika ordningsstrategier och jämföra dem med varandra. Slutligen behålls 6 olika strategier: två baserade på frekvenser, en baserad på användningen av automatisk komplettering, en baserad på variabelns namn, en baserad på variabelns typ och en baserad på avståndet från deras deklaration till markörens position. Implementeringen testas i 3 olika open source-projekt som är välkända och används av SystemVerilog-användarna: OpenTitan, SweRV och riscvdv. Implementeringen föreslog den förväntade termen bland de fem första förslagen i 40% av fallen där inget prefix var givet och i 66% av fallen när ett tecken var givet

Identiferoai:union.ndltd.org:UPSALLA1/oai:DiVA.org:kth-325582
Date January 2023
CreatorsNadjar, David
PublisherKTH, Skolan för elektroteknik och datavetenskap (EECS)
Source SetsDiVA Archive at Upsalla University
LanguageEnglish
Detected LanguageSwedish
TypeStudent thesis, info:eu-repo/semantics/bachelorThesis, text
Formatapplication/pdf
Rightsinfo:eu-repo/semantics/openAccess
RelationTRITA-EECS-EX ; 2023:42

Page generated in 0.002 seconds