- / -

- / -

- / -

- / -

Η επιστήμη της τεχνολογίας αυξάνεται ραγδαία μέρα με τη μέρα. Δυστυχώς όμως όλες αυτές οι νέες τεχνολογικές τάσεις μπορεί να κρύβουν δυσάρεστες «εκπλήξεις». Τα τελευταία χρόνια οι ασύρματες επικοινωνίες έχουν γίνει ένα πολύ σημαντικό κομμάτι της καθημερινότητάς μας. Εμπιστευόμαστε τις ασύρματες συσκευές μας και τις εταιρίες που τις παρέχουν. Ωστόσο, ερωτήματα όπως πόσο ασφαλείς μπορεί να είναι οι συσκευές μας ή οι ασύρματες επικοινωνίες μας δημιουργούνται κάθε μέρα. Παράλληλα με αυτά τα ερωτήματα, εμφανίζονται και τα Hardware Trojans. Τα Hardware Trojans είναι μέρος αυτών των καινούριων τάσεων και αποτελούν ένα πολύ σοβαρό πρόβλημα στο πεδίο των ολοκληρωμένων κυκλωμάτων. Μέχρι σήμερα έχουν γίνει ποικίλες μελέτες, χρησιμοποιώντας διαφορετικές στρατηγικές, Trojans και μεθόδους ανίχνευσης. Στη συγκεκριμένη διπλωματική εργασία παρουσιάζουμε ένα σύστημα ανίχνευσης για Hardware Trojans σε ολοκληρωμένα κυκλώματα ασύρματης κρυπτογράφησης (wireless cryptographic integrated circuit). Περιγράφεται η διαρροή των μυστικών πληροφοριών μέσω ασύρματης επικοινωνίας, χρησιμοποιώντας την τεχνική των ολοκληρωμένων κυκλωμάτων μικτού σήματος (mixed-signal integrated circuits). Δημιουργήθηκαν δύο διαφορετικά Hardware Trojans, τα οποία εισήχθησαν στο αρχικό μας σύστημα, τα οποία βέβαια δεν αλλάζουν τη λειτουργικότητά του. Παρ’ όλ’ αυτά, μπορούν να διαρρεύσουν μυστικές πληροφορίες του συστήματος. Παρουσιάζεται λοιπόν πως είναι δυνατόν να ανιχνευτεί ένα Trojan επιτυχώς μέσω διαφορετικών στατιστικών μετρήσεων που αφορούν τη συχνότητα και το πλάτος του ασύρματου σήματος μετάδοσης. / Technology grows so rapidly day by day. Unfortunately, all these new technological trends may hide unpleasant “surprises”. In recent years wireless communications have become an important part of our everyday life. We rely on our wireless devices and the companies who provide them. However, questions like how safe can our devices be or how secure can our wireless communications be, rise up almost every day. In parallel with these questions, the appearance of Hardware Trojans rise up too. Hardware Trojans are part of these new trends and they have become a serious issue in the field of integrated circuits. Various studies have been done till today, using different strategies, Trojans and detection methods. At this dissertation it is presented a Hardware Trojan detection framework in wireless cryptographic integrated circuit. Τhe leak of secret information through wireless communication is described, using the technic of mixed-signal integrated circuits. There are two Hardware Trojans created and inserted to the original system, which do not change the functionality of the system, but can leak secret information from it. It is presented how a Trojan can be successfully detected through different statistic measurements which are related to the frequency and amplitude of the wireless transmission signal.

Η περιοχή της σχεδίασης ολοκληρωμένων κυκλωμάτων στις RF συχνότητες είναι ιδιαίτερα δυναμική τα τελευταία χρόνια, πράγμα που αποδεικνύεται και από τις πολύ υψηλού επιπέδου δημοσιεύσεις σε ένα από τα πλέον έγκριτα περιοδικά του χώρου, το IEEE Journal of Solid State Circuits - JSSC. Οι προκλήσεις είναι τεράστιες διότι από τη μια μεριά οι τεχνικές ολοκλήρωσης επιφέρουν σμίκρυνση σε βαθιά υπομικρονικές μέχρι νάνο διαστάσεις, ενώ από την άλλη η σχεδίαση των κυκλωμάτων είναι πολύ απαιτητική με πολλές παγίδες λόγω των παρασιτικών φαινομένων που παίζουν τεράστιο ρόλο σε όλα τα μοντέλα. Στα πλαίσια της παρούσας εργασίας επικεντρωνό μαστε στη μελέτη των VCOs (voltage controlled oscillators). Παραθέτουμε τις πλέον σύγχρονες τοπολογίες που χρησιμοποιούνται σήμερα και μελετούμε τη συμπεριφορά τους ως προς το θόρυβο με το πολύ πρόσφατο μοντέλο που βασίζεται στη μέθοδο Impulse Sensitivity function. Εξετάζουμε συν τοις άλλοις τις ιδιαιτερότητες που εμφανίζουν τα παθητικά στοιχεία (πηνίο και πυκνωτής) στις υψηλές συχνότητες. Στη συνέχεια, εφαρμόζουμε τεχνικές βελτιστοποίησης ως προς το θόρυβο φάσης για κάθε μία από τις τοπολογίες, αναδεικνύοντας τους απαιτούμενους συμβιβασμούς στις απαιτήσεις της σχεδίασης και συγκρίνουμε τα αποτελέσματα θεωρίας και εξομοίωσης, τα οποία και συγκλίνουν. Τέλος, παρουσιάζονται και μελετώνται τοπολογίες που παράγουν ορθογώνια σήματα και προτείνεται μια νέα τοπολογία για τον ταλαντωτή Colpitts. / The RF integrated circuits design is an intensively developed region of electronics lately, which is also observed by the high level of publications in the world's most specialized journal of the field. Design challenges are huge due to the sub-micron processes of integration and the increased parasitics of the devices. in this work, the focus was on the study of VCOs (voltage controlled oscillators). We mention the latest topologies that are used nowadays and we study their behavior in terms of noise using the recently developed model of Impulse Sensitivity function. Moreover we examine the particularities of passive elements (inductor and capacitor) in high frequencies. Later, we apply optimization techniques regarding the phase noise, showing the necessary design trade-offs and compare the theoretical and simulation results, which converge. Finally, quadrature signal topologies are presented and studied and a new topology is proposed for Colpitts oscillator.

Η διπλωματική εργασία επικεντρώνεται στην αποκωδικοποίηση με τη χρήση LDPC κωδικών. Στα πλαίσιά της, θα μελετηθεί και θα αξιολογηθεί η κωδικοποίηση και η αποκωδικοποίηση LDPC, με συνδυασμένα κριτήρια παρεχόμενης ποιότητας (κριτήρια BER σε διάφορες συνθήκες μετάδοσης) και πολυπλοκότητας υλοποίησης σε υλικό. Μέσω εξομοίωσης, θα εξεταστεί κατά πόσο επηρεάζεται η απόδοση των αποκωδικοποιητών από την αναπαράσταση πεπερασμένου μήκους λέξης, η οποία χρησιμοποιείται για την υλοποίηση της αρχιτεκτονικής τους σε υλικό. Αφού αποφασιστεί το μήκος λέξης, ώστε η απόδοση του αποκωδικοποιητή να προσσεγγίζει τη θεωρητική, θα ακολουθήσει η μελέτη και ο σχεδιασμός της αρχιτεκτονικής του αποκωδικοποιητή, ώστε να ικανοποιεί και άλλα πρακτικά κριτήρια, με έμφαση στην χαμηλή κατανάλωση ενέργειας. Η καινοτομία της διπλωματικής έγκειται στην παρουσίαση ενός νέου κριτηρίου για τον τερματισμό των επαναλήψεων σε αποκωδικοποιητές LDPC. Το προτεινόμενο κριτήριο είναι κατάλληλο για υλοποίηση σε υλικό, και όπως προκύπτει τελικά, μπορεί να αποφέρει σημαντική μείωση στην κατανάλωση ενέργειας των αποκωδικοποιητών. Το κριτήριο ελέγχει αν υπάρχουν «κύκλοι» στην ακολουθία των soft words κατά την αποκωδικοποίηση. Οι «κύκλοι» αυτοί προκύπτουν σε κάποιες περιπτώσεις χαμηλού λόγου σήματος προς θόρυβο, όπου ο αποκωδικοποιητής δε μπορεί να καταλήξει σε αποτέλεσμα, κάτι το οποίο οδηγεί σε ανόφελη κατανάλωση ενέργειας, αφού δε βελτιώνεται το bit error rate, ενώ ο αποκωδικοποιητής συνεχίζει να λειτουργεί. Η προτεινόμενη αρχιτεκτονική τερματίζει τη διαδικασία της αποκωδικοποίησης σε περίπτωση που υπάρχει «κύκλος», επιτρέποντας σημαντική μείωση της κατανάλωσης ενέργειας, η οποία συνοδεύεται από πολύ μικρή μείωση στην απόδοση του αποκωδικοποιητή. Το προτεινόμενο κριτήριο μπορεί να εφαρμοστεί σε οποιαδήποτε υπάρχουσα αρχιτεκτονική για LDPC αποκωδικοποιητές. Συγκεκριμένα, στη διπλωματική αυτή, μελετώνται τα αποτελέσματα της εφαρμογής του κριτηρίου στις Hardware-Sharing και Parallel αρχιτεκτονικές. / This thesis introduces a novel criterion for the termination of iterations in iterative LDPC Code decoders. The proposed criterion is amenable for VLSI implementation, and it is here shown that it can enhance previously reported LDPC Code decoder architectures substantially, by reducing the corresponding power dissipation. The concept of the proposed criterion is the detection of cycles in the sequences of soft words. The soft-word cycles occur in some cases of low signal-to-noise ratios and indicate that the decoder is unable to decide on a codeword, which in turn results in unnecessary power consumption due to iterations that do not improve the bit error rate. The proposed architecture terminates the decoding process when a soft-word occurs, allowing for substantial power savings at a minimal performance penalty. The proposed criterion is applied to Hardware-Sharing and Parallel Decoder architectures.

- / -

- / -

- / -