Στα πλαίσια αυτής της διπλωματικής εργασίας μελετήθηκε η θεωρία των Direct Digital Synthesizers, ενώ σχεδιάστηκε και υλοποιήθηκε ένας Dual Direct Digital Synthesizer. Στο πρώτο κεφάλαιο αναφερόμαστε με συντομία στην ιστορική εξέλιξη, στα πλεονεκτήματα και τις εφαρμογές της τεχνολογίας DDS. Στο δεύτερο κεφάλαιο αναλύουμε τον τρόπο λειτουργίας ενός συνθέτη DDS και στην συνέχεια δίνουμε έμφαση, στα λειτουργικά μπλόκ που τον αποτελούν και στο μοντέλο θορύβου του. Στην συνέχεια αναφέρουμε το πρωτόκολλο επικοινωνίας του Dual Synthesizer με τον υπολογιστή καθώς ο έλεγχος πραγματοποιείται απο PC. Η ιδέα αυτή αποτελεί μέρος, ενός μεγαλύτερου σχεδιόυ που διεξάγεται στο Εργαστήριο Ηλεκτρονικών Εφαρμογών του τμήματος Ηλεκτρολόγων Μηχανικών του Πανεπιστημίου Πατρών. Στόχος της ιδέας αυτής είναι η δημιουργία ενος Εργαστηρίου Ηλεκτρονικών Οργάνων (Desktop Lab) το οποίο αφενός δεν θα υστερεί σε τίποτα απο τα συνηθισμένα εργαστήρια αφετέρου ο οποιοσδήποτε θα μπορεί να έχει πρόσβαση σε αυτό μέσω διαδικτύου. Στο τέταρτο κεφάλαιο γίνεται αναφορά του σχεδιασμού του Hardware της γεννήτριας, ενώ στο πέμπτο επικεντρονόμαστε στον προγραμματισμό του FPGA του συστήματος. Στο έκτο κεφάλαιο αναλύεται το software του Dual Synthesizer. Τέλος στο έβδομο κεφάλαιο παραθέτουμε μερικές μετρήσεις που επιβεβαιώνουν την ορθότητα της σχεδίασης και της κατασκευής. / Throughout this dissertation the theody of Direcl Digital Synthesizers was studied while at the same time a Dual Direct Digital Synthesizer was designed and implemented. In the first part we briefly mentioned the evolution, the advantages and some applications of DDS technology. In the second part we analyzed the method of operation of DDS synthesizer and followed up by placing emphasis on the operational blocks which it consists of, and the noise model. After which we noted the communication protocol of the Dual Synthesizer with the computer since it tis controlled by it. This concept is part of a greater ongoing plan in the applied Electronics Laboratory of the department of Electrical Engineering of Upatras. The goal of this idea is the development of an electronic instrument laboratory which would not only have everything a conventional laboratory would have but also could be accessed through the internet. In the fourth part we noted the design of the hardware while in the fifth part, we focused on the programming of the FPGA of the system. In the sixth part we analyzed the software of the Dual Synthesizer. Finally in the seventh part we depicted some measurements that validate the accuracy of the design and implementation.

Αντικείμενο της παρούσης διπλωματικής εργασίας είναι ο σχεδιασμός ενός συνθέτη συχνοτήτων για MB-OFDM (Multiband Orthogonal Frequency-Division Multiplexing) UWB εφαρμογές. Ο συνθέτης συχνοτήτων αποτελεί εξέχουσας σημασίας δομικό στοιχείο των RF πομποδεκτών αφού είναι υπεύθυνος για την παραγωγή του (LO oscillator) σήματος που οδηγεί τον downconverter και τον upconverter στο μονοπάτι του δέκτη και του πομπού αντίστοιχα. Μελετήθηκαν οι δομές, οι κυριότερες τοπολογίες και τα χαρακτηριστικά ενός τυπικού συνθέτη συχνοτήτων καθώς και τα κύρια εξαρτήματα που το απαρτίζουν. Αφού μελετήσαμε το βασικό και το εναλλακτικό σχέδιο συχνοτήτων όπως παρουσιάζεται από το MB-OFDM πρότυπο προτείναμε την κατάλληλη τοπολογία η οποία και διαφέρει από αυτή των τυπικών συνθετών συχνοτήτων που χρησιμοποιούνται ευρέως στα ασύρματα συστήματα τηλεπικοινωνιών λόγω των υψηλών απαιτήσεων της UWΒ τεχνολογίας. Η επιλογή των εξαρτημάτων που απαρτίζουν τον συνθέτη συχνοτήτων έγινε με βάση την ελαχιστοποίηση του θορύβου φάσης και της κατανάλωσης ισχύος, της εξάλειψης ανεπιθύμητων σημάτων στην έξοδό του, τα οποία μπορούν να δημιουργήσουν παρεμβολές σε άλλα τηλεπικοινωνιακά συστήματα καθώς και την επίτευξη μικρού χρόνου αποκατάστασης που απαιτεί ένας τέτοιος συνθέτης. Προτείνεται και εξομοιώθηκε λοιπόν συνθέτης συχνοτήτων με περιοχή λειτουργίας του από 3.1 έως 10.6 GHz με βήμα συχνότητας 528 MHz όπως αυτή ορίζεται από το πρότυπο 802.15.3 που αναφέρεται στην UWB τεχνολογία. Από τα αποτελέσματα της εξομοίωσης προκύπτει ότι επιτυγχάνεται χαμηλός θόρυβος φάσης, μικρός χρόνος αποκατάστασης και μικρή ισχύς των ανεπιθύμητων σημάτων, αποτελέσματα που συνάδουν με τις απαιτήσεις της UWB τεχνολογίας. Τέλος προτείνεται και υλοποιείται η πλακέτα του βρόχου κλειδωμένης φάσης ο οποίος και αποτελεί το βασικό δομικό στοιχείο του συνθέτη συχνοτήτων. / The subject of the present essay is the design of a frequency synthesizer for MB-OFDM (Multiband Orthogonal Frequency-Division Multiplexing) UWB applications. The frequency synthesizer is a structural part of foremost importance at the RF transceivers, as it is responsible for the production of the signal (LO oscillator) that leads the downconverter and the upconverter at the path of the receiver and the transmitter correspondingly. Structures, principal topologies and a typical’s frequency synthesizer characteristics have been studied, as well as the main components that compose it. After having studied the current and the alternate frequency plan –as presented by MB-OFDM standard-, we proposed the proper topology, which is different from the one for the typical frequency synthesizers, that are widely used at the RF communication systems, due to UWB technology’s high specifications. The choice of the components that compose the frequency synthesizer is based on the minimization of the phase noise and the power consumption, on the reduction of spurious signals during its entrance, which can create interferences to other communicational systems, as well as on the accomplishment of a short settling time, which a synthesizer of this kind demands. So, a frequency synthesizer with a frequency range from 3.1 to 10.6 GHz, with a frequency step of 528 MHz -as it is defined from the standard 802.15.3 that is referred at UWB technology-, has been proposed and simulated. From the results of the simulation, it emerges that a low phase noise is accomplished, a short settling time and a low power of spurious signals, results that add up to UWB technology’s specifications. Finally, the PCB (printed circuit board) of the phase locked loop - which consists the basic structural part of the frequency synthesizer - has been proposed and implemented.

Στην παρούσα Διπλωματική Εργασία μελετάται η αρχιτεκτονική και τα χαρακτηριστικά ενός νέου συνθέτη συχνοτήτων (Frequency Synthesizer) που βασίζεται στην τεχνική του βρόχου κλειδωμένης φάσης (Phase-Locked Loop). Η νέα αρχιτεκτονική ξεπερνά την δυσκολία του απλού συνθέτη συχνοτήτων να έχει ταυτόχρονα μικρό βήμα συχνότητας και μικρό χρόνο κλειδώματος, ενώ ταυτόχρονα διατηρεί και επαυξάνει την δυνατότητα των απλών συνθετών να απορρίπτουν τον θόρυβο φάσης, δίνοντας έτσι πολύ καλή ποιότητα σήματος εξόδου. Τα χαρακτηριστικά αυτά καθιστούν τον νέο συνθέτη πολύ ανταγωνιστικό. / This Diploma Thesis studies the architecture and the characteristics of a new Frequency Synthesizer which based on the Phase-Locked Loop technique. This new architecture overcomes the difficulty of the simple frequency synthesizer to have simultaneously small frequency step and small locking time, while maintains and enhances the possibility to reject phase noise. This concludes to the high quality of the output signal. The above characteristics make the new synthesizer very competitive.

Σκοπός αυτής της διπλωματικής εργασίας είναι η σχεδίαση και υλοποίηση συνθέτη συχνοτήτων διπλού βρόχου σε συχνότητες 3-6 GHz για ασύρματες εφαρμογές UWB και HiperLAN2. Ο συνθέτης συχνοτήτων σχεδιάστηκε με διακριτά στοιχεία, χρησιμοποιώντας την αρχιτεκτονική του βρόχου κλειδωμένης φάσης (PLL) και λειτουργεί με 2 τρόπους, είτε παράγοντας σήματα συχνότητας από 3168 MHz έως 6336 MHz με βήμα συχνότητας 528 MHz, είτε παράγοντας σήματα συχνότητας από 4800 MHz έως 5000 MHz με βήμα συχνότητας 10 MHz. Παρά το γεγονός ότι η αρχιτεκτονική διπλού βρόχου έχει αντικατασταθεί από την αρχιτεκτονική fractional-N για λόγους κατανάλωσης και κόστους, πλεονεκτεί σε εφαρμογές ασύρματων δικτύων με αυστηρές απαιτήσεις ως προς την ακρίβεια της παραγόμενης συχνότητας και το θόρυβο φάσης. Η απλή αρχιτεκτονική integer-N δεν είναι επαρκής για την εκπλήρωση των απαιτήσεων σε μεγάλη ευκρίνεια και μικρό θόρυβο φάσης, λόγω του περιορισμένου εύρους ζώνης του βρόχου και του μεγάλου λόγου διαίρεσης Ν του διαιρέτη συχνοτήτων του βρόχου. Με την αρχιτεκτονική διπλού βρόχου χρησιμοποιούμε δυο βρόχους για να αμβλύνουμε την αντίθεση μεταξύ των παραπάνω παραγόντων, οι οποίοι καθορίζουν τη συμπεριφορά και την απόδοση του συνθέτη συχνοτήτων. Με τη χρήση διακριτών στοιχείων για την υλοποίηση των δυο βρόχων αποσκοπούμε σε καλύτερη συμπεριφορά του συστήματος ως προς το θόρυβο φάσης, καθώς και σε πιο ευέλικτο σχεδιασμό, που δίνει τη δυνατότητα μείωσης της ισχύος των ανεπιθύμητων συνιστωσών του σήματος αναφοράς στην έξοδο του συστήματος. / The purpose of this diploma thesis is the design and implementation of a dual loop frequency synthesizer, operating at frequencies ranging from 3 to 6 GHz, for wireless network applications, using UWB and HiperLAN2 standards. The frequency synthesizer’s design was based on dual loop synthesizer architecture and the use of modular components. The designed frequency synthesizer is able to function in 2 modes, by either producing signals in the frequency range of 3168 MHz - 6336 MHz with 528 MHz resolution, or signals in the frequency range of 4800 MHz - 5000 MHz with 10 MHz resolution. Although the dual loop architecture has long been replaced by the fractional-N architecture due to increased cost and power consumption, it is more suitable in wireless network applications demanding high precision in frequency synthesis and low phase noise. The integer-N architecture fails to satisfy these demands, due to the limited loop bandwidth and the large division ratio Ν of the loop’s frequency divider. The dual loop architecture uses two loops in order to alleviate the opposing demands in high frequency synthesis accuracy and low phase noise, which determine the behavior and performance of the frequency synthesizer. The use of modular components aims at better phase noise performance, as well as a more flexible design, thus resulting in a more efficient power dissipation of the spurious components of the reference signal at the synthesizer output.