Ο σχεδιασμός αναλογικών κυκλωμάτων σε υψηλές συχνότητες είναι αδιαμφισβήτητα μία από τις σημαντικότερες εφαρμογές στον τομέα των ηλεκτρονικών. Οι προκλήσεις που καλείται να αντιμετωπίσει ο σχεδιαστής είναι πολλές και σημαντικές, καθώς τα κυκλώματα μικραίνουν σε μέγεθος και είναι απαραίτητο να δημιουργηθούν νέα μοντέλα περιγραφής των στοιχείων ολοκληρωμένων κυκλωμάτων. Παράλληλα, τα παρασιτικά φαινόμενα που επεισέρχονται στον σχεδιασμό των αναλογικών κυκλωμάτων δημιουργούν πολλές φορές trade – off μεταξύ των διαφόρων σχεδιαστικών απαιτήσεων που πρέπει να ικανοποιηθούν. Στα πλαίσια της παρούσας διπλωματικής, επικεντρώνομαι στη μελέτη και στο σχεδιασμό ταλαντωτών ελέγχομενων από τάση (VCOs). Πιο συγκεκριμένα, μελετώ τα χαρακτηριστικά δύο κατηγοριών των ταλαντωτών αυτών : των ταλαντωτών L-C και των ταλαντωτών δακτυλίου (ring). Αρχικά δίνω μία γενική περιγραφή των ταλαντωτών και των μοντέλων περιγραφής τους. Στη συνέχεια αναλύω τις πηγές θορύβου στα ολοκληρωμένα κυκλώματα και δίνω έμφαση στη θεωρία θορύβου φάσης, παρουσιάζοντας μοντέλα περιγραφής του. Στη συνέχεια, παρουσιάζω τη σχεδίαση ταλαντωτών L – C και ring, δίνοντας και τα αποτελέσματα εξομοιώσεων. Τέλος, εκτός από τα συμπεράσματα που βγαίνουν μέσω των εξομοιώσεων, γίνεται και σύγκριση μεταξύ των δύο κατηγοριών ταλαντωτών. / The design of analog circuits operating at high frequencies is undoubtedly one of the most important applications in the field of electronics. The challenges that the designer needs to face are many and important, as the circuits become smaller and smaller and is imperative that new models need to be made that describe the operation of the transistors. Furthermore, the parasitics that are inherent in any analog design create a trade – off between several design specifications that need to be satisfied. In this work I emphasize on the study and design of voltage controlled oscillators (VCOs). More specifically, I study the characteristics of two major categories of such oscillators: L-C oscillators and ring oscillators. At start, I present a general description of oscillators and the models that describe their operation. Next, I analyze the various noise sources in analog integrated circuits and I emphasize on phase noise theory, by presenting its models. In the fourth and fifth chapter, I show the design of L – C and ring oscillators, while I give the results of the simulations. Finally, apart from the conclusion drawn from the simulations, I make a comparison between the two oscillators’ categories.

Στην παρούσα διπλωματική εργασία εκπονείται μελέτη που αφορά την σχεδίαση αναλογικών ηλεκτρονικών κυκλωμάτων για βιοϊατρικές εφαρμογές. Δίνεται μεγαλύτερη βαρύτητα στην υλοποίηση διαγωγών χαμηλής τροφοδοσίας και ενισχυτών ρεύματος οδηγούμενων από το υπόστρωμα. Όπως σε όλα τα διαφορικά κυκλώματα, έτσι και στους διαφορικούς διαγωγούς κύριο μέλημα των σχεδιαστών είναι η γραμμικότητα τους και οι παράμετροι που την επηρεάζουν. Προτείνεται ένας διαγωγός χαμηλής τροφοδοσίας που βασίζεται στην βαθμίδα ακόλουθου τάσης με αναστροφή και προσομοιώνεται για να μελετηθεί το εύρος της γραμμικότητας του, η απόκριση συχνότητας και η συμπεριφορά του σε χρονικά μεταβαλλόμενο ημιτονοειδές σήμα. Ο ενισχυτής ρεύματος οδηγούμενος από το υπόστρωμα που παρουσιάζεται σε αυτήν την εργασία εκμεταλλεύεται όλους τους βαθμούς ελευθερίας ενός MOS τρανζίστορ πολωμένου στην ασθενή αναστροφή και στον κόρο. Η τεχνική οδήγησης από το υπόστρωμα χρησιμοποιείται ευρέως στην σχεδίαση κυκλωμάτων χαμηλής τροφοδοσίας, αφού έχει μειωμένες απαιτήσεις τάσης, ενώ είναι και ανεξάρτητη από περιορισμούς σχετικούς με την τάση κατωφλίου. Επιπρόσθετα, τα τρανζίστορ με οδήγηση από το υπόστρωμα διατηρούνται στην περιοχή κόρου για αρνητικές, μηδενικές και σχετικά μικρές θετικές τιμές της τάσης πόλωσης VBS. Έτσι, μπορούν να επεξεργάζονται σήματα εισόδου κοινού τρόπου (common-mode input range) μεγάλης τιμής και με μεγάλο εύρος κυμάτωσης κάτι που δεν θα μπορούσε να επιτευχθεί με συμβατικές κυκλωματικές τεχνικές σε τόσο χαμηλή τάση τροφοδοσίας. Όμως, τα τρανζίστορ με οδήγηση από το υπόστρωμα έχουν μικρή τιμή διαγωγιμότητας και είναι ευαίσθητα στον θόρυβο. Άλλο μειονέκτημα της τεχνικής με οδήγηση από το υπόστρωμα είναι ότι η πόλωση των τρανζίστορ εξαρτάται από την τεχνολογία ολοκλήρωσης. Το κέρδος του ενισχυτή ρεύματος οδηγούμενου από το υπόστρωμα μεταβάλλεται με εκθετικό τρόπο. Αυτή η ιδιότητα είναι σημαντική και χρησιμοποιείται ευρέως σε συστήματα αυτομάτου ελέγχου κέρδους όπου το σήμα εισόδου μεταβάλλεται αρκετές τάξεις μεγέθους. Σε ένα παρόμοιο σύστημα χρησιμοποιούμε και τα προαναφερθέντα κυκλώματα και εξετάζουμε την συνολική συμπεριφορά του. Οι προδιαγραφές αυτών των κυκλωμάτων επιτρέπουν την εφαρμογή τους στην βιοϊατρική, αφού εμφυτεύσιμα συστήματα, βίο-αισθητήρες και βοηθητικά ακοής επεξεργάζονται σήματα σχετικά χαμηλών συχνοτήτων με χαμηλή τάση τροφοδοσίας. / This diploma thesis forms a study on the design of analog circuits for biomedical applications. We focus on the realization of low voltage transconductors and Bulk-Driven current amplifiers. Like all the differential circuits, the designers’ main concern for a differential transconductor is its linearity and the parameters that affect it. We propose a low voltage transconductor based on Flipped Voltage Follower topology and we simulate it in order to study the range of the linearity, frequency response and its behavior in temporally varying sinusoidal signal. The Bulk-Driven current amplifier presented in this thesis takes advantage of all degrees of freedom of a MOS transistor biased in weak inversion and in saturation. The Bulk-Driven technique is widely used in the design of low voltage supply, because it has reduced demands on voltage and is independent of restrictions related to the threshold voltage. Moreover, Bulk-Driven transistors are maintained in saturation for negative, zero and even small positive values of the bias voltage VBS. Consequently, they can process large input common mode signals and signals with large swing voltage range, a property that could not be achieved with conventional circuit techniques at low power supply voltages. However, the transconductance of a Bulk –Driven transistor is smaller and is sensitive to noise. Another disadvantage of the Bulk-Driven technique is that the polarity of the transistor is process related. The gain of the Bulk-Driven current amplifier varies exponentially. This property is important and it is used widely in systems of automatic gain control where input signals can range several orders of magnitude. The specifications of these circuits allow their appliance in biomedicine, because implanted systems, biosensors and hearing aids process signals of relatively small frequencies with low voltage supply.

Ces travaux de thèse portent sur l’étude des solutions innovantes de caractérisation destinées à l’amélioration de la précision du schéma équivalent petit signal à des fréquences d’ordre millimétrique. Après un état de l’art dans ce domaine et suite à plusieurs caractérisations au niveau composant, une nouvelle structure de test “nouvelle approche” est conçue, réalisée et caractérisée. Cette approche est basée sur une nouvelle méthode d’extraction du schéma équivalent petit signal à partir d’une structure adaptée. Cette méthode réalise une adaptation des impédances du transistor sous test aux impédances des équipements de mesure. Comme résultats, la transmission du signal entre la source et le composant sous test ainsi que la précision de la mesure des paramètres extraits sont améliorés. La méthode développée permet la validation des modèles compacts des composants fabriqués en technologie BiCMOS 0.25μm au niveau circuit. Les mesures réalisées ont montré une bonne amélioration de l’extraction entre un transistor sous test seul et un transistor sous test adapté. La méthode d’investigation proposée permet l’extraction des modèles à des très hautes fréquences avec une meilleure précision. Cette thèse ouvre donc des perspectives pour la caractérisation en bande millimétrique notamment caractérisation des structures adaptées en impédances et de méthodes de de-embedding dédiées à ces dernières. / This thesis deals with the study of innovative solutions for small signal characterization at millimeter wave frequency. After a state of the art in this field and following to several characterizations at device level, a new test structure “new approach” is designed, fabricated, and characterized. The approach of characterizing at circuit level is based on a new method to extract the small signal equivalent circuit using matched test structures. This method proposed here makes the DUT impedances carefully match the characteristic impedances of the measurement equipment. In results, the transmission of the signal from the source to the DUT is improved while the parameters extraction accuracy is improved. The developed method enables the BiCMOS 0.25μm compact models validation in circuit level in mm-Wave band and enables accurate parameter extraction in a narrow band at higher frequencies. The verification results demonstrated that the new test structure significantly outperformed the conventional method in measurement accuracy specifically in very high frequency. Some aspects of the matched test structure could be subject of further investigation. In particularly topics such as, characterization over multiple test structure geometries and deembedding test structure losses.

Ces travaux de recherche se rapportent à l’évaluation des potentialités des transistors à base de graphène ainsi que la mise en évidence des effets dispersifs sur les transistors HEMTs en technologie Nitrure de Gallium. Les principaux résultats issus de ces travaux sont obtenus suite au développement d’un banc de caractérisation spécifique. L’objectif principal pour la caractérisation des transistors en technologie AlGaN/GaN a été de développer des techniques innovantes de caractérisation. Des mesures IV et RF impulsionnelles ont été réalisées afin de caractériser et modéliser les phénomènes de pièges. Cette méthode fournit un moyen efficace d’évaluer les constantes de temps thermiques et de pièges pour la modélisation non linéaire. Ces mesures illustrent ainsi l’impact des effets de pièges sur le comportement dynamique grand signal des transistors GaN. Le second aspect de ces travaux de recherche est axé sur la caractérisation de différents composants à base de graphène afin d’extraire un modèle non linéaire. Des caractérisations DC et HF ont été réalisées. Des structures spécifiques de test ont été fabriquées pour la technique de « de-embedding » permettant l’extraction du modèle non linéaire. La cohérence du modèle électrique a été vérifiée via une comparaison des paramètres S mesurés et simulés. Il est primordial de construire des modèles performants prenant en compte les nouvelles caractéristiques de ces dispositifs dans le but d’établir un lien fort entre les aspects technologiques et systèmes afin d’améliorer les performances HF des transistors à base de graphène. / The aim of this work is to assess the potentialities of Graphene Field Effect Transistors (G-FET) as well as to put in evidence dispersive effects of AlGaN/GaN High Electron Mobility Transistors (HEMTs). The main experimental results of this study have been obtained through the development of an advanced characterization set-up. The main objective for characterization of AlGaN/GaN HEMTs was to develop innovative characterization techniques such as very short pulses and electrical history measurements. Dedicated time-domain pulsed I-V measurements have been performed in order to characterize and model the time dependent trapping phenomena in such devices. The current collapse (Kink effect) and drain lag are directly related to quiescent and instantaneous bias points as well as thermal effects which play a prominent role. This method provides an efficient way to assess the different thermal and trapping time constants for the nonlinear modeling. The second aspect of this research work was the characterization of several graphene-based devices in order to assess the potentialities of such transistors and to derive a nonlinear device model. DC and high frequency characterization were performed. Specific test structures fabricated for accurate de-embedding at high frequencies along with the nonlinear model extraction were detailed in this work. This electrical model consistency has been checked through the comparison of measured and simulated multi-bias S-parameters. For this new material with outstanding electrical properties and promising capabilities, material and technological process are still subject to intensive research activities to improve high frequency graphene FET performances.

Les systèmes de transmission de l’information sans fil connaissent un essor considérable et sont intégrés dans la plupart des systèmes électroniques modernes. De manière plus spécifique, la consommation énergétique de la fonction amplification de puissance RF, qui constitue le cœur de ce travail de recherche, est un enjeu économique et écologique de premier plan. Dans ce sens, ce travail présente une architecture de polarisation de drain dynamique permettant de maintenir un rendement énergétique élevé sur une large dynamique de puissance de sortie. La conception et la réalisation d’un amplificateur de puissance RF large bande, d’un modulateur de polarisation de drain haute fréquence et d’un pilote de grille en technologie GaN sont présentés. L’architecture proposée démontre une amélioration du rendement énergétique global. Une focalisation sur la problématique de couplage non-linéaire entre l’amplificateur de puissance RF et le module d’alimentation agile met en évidence les répercussions de cette méthode sur l’intégrité du signal. Une étroite impulsion de polarisation de grille est appliquée afin d'atténuer l’impact de la polarisation dynamique de drain sur les formes d'onde de l'enveloppe du signal RF amplifié. Une validation expérimentale du démonstrateur proposée est effectuée pour un signal impulsionnel RF multi-niveaux de test. Cette méthode permet de maintenir un facteur de forme de l’enveloppe du signal de sortie RF quasi-rectangulaire sans impact majeur sur les performances globales énergétiques. / Wireless communications are experiencing tremendous growth and are integrated into most modern electronic systems. More precisely, saving energy consumption of RF power amplifier is the core of this thesis work. This work presents a dynamic drain bias architecture used to keep a high efficiency over a large output power range. Design and implementation of a wideband RF power amplifier, a drain supply modulator and a gate driver circuit in GaN technology are presented. The built-in prototype demonstrates an overall efficiency improvement. A specific focus on non-linear interaction between the RF power amplifier and the drain supply modulator highlights the effects of this technique on the output envelope signal shape. A narrow pulse gate bias peaking preceding drain bias voltage variations is applied in order to mitigate drain bias current, voltage overshoot and power droop, thus improving pulse envelope waveforms of the RF output signal. An experimental validation of the proposed demonstrator is performed for a RF pulsed test sequence having different power levels. This way enables to keep rectangular pulse envelope shape at the RF output signal without any major impact on overall efficiency performances.

Les télécommunications sont devenus indispensables dans notre monde actuel. De plus, le volume des données échangées ne cesse de croître. En effet, nous pouvons transmettre nos photos, nos vidéos au monde entier. Nonobstant, nous ne voulons pas attendre pour les avoir, ce qui exige un débit de données très important et par conséquent des signaux avec des bandes passantes plus larges. Les satellites de télécommunications doivent donc s’adapter, c'est pourquoi nous proposons dans ces travaux la recherche de filtre à large bande avec une recherche de compacité et de faibles pertes. Nous nous sommes intéressés à l'utilisation de matériaux céramiques qui permettent d'obtenir de bonnes performances vis à vis de nos besoins. Notre travail est aussi rendu possible par le développement de procédés de fabrication additifs, comme par exemple la stéréolithographie, qui va nous permettre de nous affranchir fortement de règles de dessin contraignantes que nous pourrions avoir en utilisant des procédés classiques. Nous avons développé des filtres avec de larges bandes passantes autour de 4GHz. Une première étude nous a permis de rechercher des concepts qui permettent d'obtenir de forts couplages, conditions sine qua non pour réaliser ces filtres. Plusieurs concepts sont présentés ainsi que leur fabrication et leur mesures. Nous avons ainsi démontré expérimentalement que les concepts proposés, à base de pièces monoblocs céramiques, sont capables de produire des filtres à bandes passantes supérieures à 60 % (voire même 110 % pour une version améliorée). / Every day, the data exchanges increase thanks to the new technologies. We can keep our files, our pictures, our videos online to have an access anywhere on the planet (for now). In this way, the data output of the telecommunication systems has to be increased in order to satisfy the more and more demanding users. One way to allow this is to increase the bandwidths of the different signals, making possible to transmit more data at the same time. In this work, we will develop wide bandpass filters dedicated to space telecommunications. For that purpose, we need them to be compact, with low insertion loss and a limited number of parts to assemble. Consequently, we are interested to use resonators made with ceramic materials that permits to reach such properties. Moreover, these materials are compatible with stereolithography, an additive manufacturing process. Such technology is here very useful for our purpose since its design freedom allows the creation of almost all kind of geometries. To realize such wide bandpass filters, we need strong couplings between the different resonators and also for the accesses, so we will present our studies focused on reaching these specific objectives. Then, we will present different designs of wide bandpass filter around 4GHz. After different generation of ceramic based components, we are be able to experimentally create a 60% bandwidth (even 100% for our last version) very compact bandpass filter filling the objectives of this PhD thesis.

Les télécommunications par satellite prennent aujourd’hui de en plus d’importance, et le nombre d’abonnés à travers le monde ne cesse de croître. Partout où la fibre optique ne peut être déployée, elles sont un moyen fiable de fournir des débits très élevés aux utilisateurs, dont les pratiques nécessitent des bandes passantes toujours plus importantes (vidéo HD, visioconférences, téléchargement, cloud computing, jeux en ligne...). Elles garantissent également de très vastes zones de couverture. Pour les concepteurs de charges utiles de satellite, suivre les besoins du marché revient à augmenter constamment le nombre d’équipements embarqués, ce qui affecte le volume et la masse des systèmes et donc le coût de mise en orbite. Une des solutions envisagées afin de contrer ce phénomène consiste à employer des technologies optiques. Il a été démontré par Thales Alenia Space que pour un système de distribution de signaux de référence de 1 vers 64 équipements, la réduction du poids pourrait être de 70 %. Dans ce contexte nous avons développé 7 convertisseurs de fréquence RF réalisés à partir de composants photoniques semi-conducteurs. Ces convertisseurs font partie des composants clés des charges utiles car ils permettent d’isoler les transmissions montantes (vol vers satellite) et descendantes (satellite vers sol) afin d’éviter les interférences. Les performances des 7 architectures proposées, réalisées à partir de modulateurs électro-absorbants (EAM) et d’amplificateurs optiques à semi-conducteurs (SOA) ont été évaluées au travers de différentes simulations et en calculant le gain de conversion, le facteur de bruit, les isolations RF/FI et OL/FI, les rapports C/I3 et les coordonnées du point d’interception d’ordre 3. Nous avons obtenu des performances intéressantes, premières données pour de futures études et montré que ces convertisseurs seraient compatibles avec de nombreux plans de fréquence en bandes Ku/Ku, Ku+/Ku, et Ka/Ka. Des manipulations ont également permis de valider les modèles théoriques employés dans les simulations. / Nowadays, Satellite telecommunications are becoming very popular and the number of subscribers worldwide is always growing. Wherever the optical fiber cannot be deployed, they are a reliable way to provide very high data rates to the users, whose activities are becoming more and more bandwidth-hungry (HD video, video conferencing, downloading, cloud computing, online games ...). They also guarantee very large coverage areas. In order to follow the market needs satellite payload designers have to increase the number of on-board equipment, which affects the volume and mass of the systems and therefore the launching cost. One of the solutions to solve the problem consists in using optical technologies. It has been demonstrated by Thales Alenia Space that In the case of a reference signal distribution system for 64 devices, a weight reduction of about 70% could be obtained. In this context we have developed 7 RF frequencydown-converters based on photonic semiconductor components. The down-converters are key components of satellite payloads, as their aim is to isolate uplink transmissions (ground to satellite) and downlink (satellite to ground) to avoid interference. Performance of the 7 architectures, incorporating electro-absorption modulators (EAM) and semiconductor optical amplifiers (SOA) were evaluated through various simulations and by calculating the conversion gain, noise figure, RF/IF and LO/IF isolations, the C/I3 ratio and the coordinates of the third order intercept point. We obtained interesting results, first data for futur works,and showed that these converters are compatible with many frequency plans in Ku/Ku, ku+/Ku, and Ka/Ka bands. Manipulations were also led and validated the theoretical models used in simulations.

L’augmentation des capacités des systèmes de télécommunications optiques passe par le développement des dispositifs optoélectroniques innovants et des technologies clés à hautes performances. Ces dispositifs sont sujets à une forte intégration des composants et les technologies déployées mettent en œuvre des fonctions complexes (PDM – QPSK, PDM – 16 QAM, etc.). Il est donc nécessaire avant toute réalisation d’étudier le comportement électromagnétique de ces composants afin d’envisager des performances en haute fréquence et une bonne intégrité du signal contenant l’information dans la chaîne de transmission. Ainsi à travers une modélisation EM – circuit le comportement global d’un modulateur à plusieurs niveaux de phase, basé sur la déplétion de porteurs dans une jonction PN, est étudié et analysé. Le modulateur est dans un premier temps représenté par un modèle prenant en compte la jonction. Cette dernière est modélisée par sa résistance et sa capacité équivalentes. Ensuite le packaging du modulateur avec son circuit d’entrée pour les signaux RF et son circuit de sortie pour l’adaptation de charges en sortie est réalisé et optimisé. Une modélisation EM a également permis de concevoir le circuit d’entrée d’un multiplexeur intégré à un Convertisseur Numérique – Analogique 3 bits, destiné à mettre œuvre une modulation PDM – 64 QAM dans un système optique. Les résultats obtenus respectent les spécifications industrielles et permettent de d’envisager le fonctionnement en haute fréquence des dispositifs intégrés. / The increase of the capacities of optical telecommunications systems goes through the development of innovative optoelectronics devices and key technologies with high performances. These devices are subjects to high components integration and the deployed technologies implement complex functions (PDM - QPSK, PDM - 16 QAM etc.). Therefore, it is necessary before any realization to study the electromagnetic behavior of these components in order to predict good performances at high frequency and signal integrity in the transmission chain. Thus, through an EM - circuit modeling, the overall behavior of an electro-optical multilevel modulator based on carrier depletion in a PN junction has been studied and analyzed. The modulator is firstly represented by a model taking in account the junction. The junction is modeled by her equivalents resistance and capacity. Subsequently, the packaging of the modulator with the input and out circuit is realized and optimized. The EM modeling has also helped to design the input circuit of an integrated multiplexer to a 3 bits digital - analog converter for an optical system. The obtained results meet the industry specifications and allow predicting good performances in high frequency for the integrated devices.

Η παρούσα Διπλωματική Εργασία εστίασε το ενδιαφέρον της στην διερεύνηση των μοντέλων για νευρώνες (neuron models) ικανών να μιμηθούν την φυσική λειτουργία των βιολογικών νευρώνων. Συγκεκριμένα, έγινε μελέτη κάποιων μοντέλων για νευρώνες που παρουσιαστήκαν τα τελευταία χρόνια και στην συνέχεια, σχεδιάστηκε και υλοποιήθηκε ένα από τα μοντέλα αυτά κάνοντας χρήση κυκλωμάτων χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Η γρήγορη ανάπτυξη της μικροηλεκτρονικής στην υλοποίηση συστημάτων υψηλής αξιοπιστίας και απόδοσης μικρού βάρους και όγκου όπως φορητών ηλεκτρονικών πολυμέσων, επικοινωνιών, βιοϊατρικών συσκευών, ωθεί στην σχεδίαση των ολοκληρωμένων κυκλωμάτων που τα απαρτίζουν με μειωμένη κατανάλωση ισχύος και κατ’ επέκταση χαμηλής τάσης τροφοδοσίας. Αρχικά, γίνεται μια εισαγωγή για τη σχεδίαση ολοκληρωμένων κυκλωμάτων για λειτουργία σε περιβάλλον χαμηλής τάσης τροφοδοσίας. Ακολούθως, δίνεται η περιγραφή της δομής και της λειτουργίας ενός βιολογικού νευρώνα και στην συνέχεια η περιγραφή των δύο βασικών μοντέλων νευρώνα (neuron models) που μελετήθηκαν στα πλαίσια της συγκεκριμένης εργασίας. Επίσης, παρουσιάζεται μία πρόσφατη υλοποίηση του βασικού μοντέλου νευρώνα των Mihalas και Niebur που ερευνάται στα πλαίσια της παρούσας εργασίας, στο πεδίο του λογαρίθμου καθώς και τα μοτίβα αιχμών τα οποία είναι ικανό να παράγει το συγκεκριμένο μοντέλο στο πεδίο του λογαρίθμου. Τον πυρήνα στην σχεδίαση των συγκεκριμένων μοντέλων για νευρώνες που μελετώνται, αποτελεί η τοπολογία του Tau-Cell. Η συγκεκριμένη βαθμίδα χρησιμοποιείται για την συστηματική σχεδίαση φίλτρων στο πεδίο του λογαρίθμου (Log-Domain filters). Έπειτα, αναλύεται η μέθοδος σχεδίασης κυκλωμάτων, και συγκεκριμένα φίλτρων, χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Παρουσιάζονται οι βασικούς τελεστές καθώς και τα βασικά cells, για την σχεδίαση κυκλωμάτων στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Στην συνέχεια, περιγράφεται η σχεδίαση της τοπολογίας του Tau-Cell η οποία όπως αναφέραμε, αποτελεί τον πυρήνα στην υλοποίηση μοντέλων για νευρώνες, στο πεδίο του υπερβολικού ημιτόνου και επιβεβαιώνεται η ορθή λειτουργία της συγκεκριμένης βαθμίδας, με την σχεδίαση και εξομοίωση φίλτρων στο πεδίο του υπερβολικού ημιτόνου, με βασικό στοιχείο το Tau-Cell στο Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Αφότου έχει ολοκληρωθεί η σχεδίαση του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, περιγράφεται στην συνέχεια η υλοποίηση του μοντέλου νευρώνα των Mihalas και Niebur στο πεδίο του υπερβολικού ημιτόνου. Κάνοντας χρήση της βαθμίδας του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, γίνεται η υλοποίηση και στην συνέχεια η εξομοίωση, δύο βασικών κυκλωμάτων του μοντέλου, με βάση την ήδη υπάρχουσα υλοποίηση τους στο πεδίο του λογαρίθμου, ικανών να παράγουν διάφορα μοτίβα αιχμών (spiking patterns) με βάση το συγκεκριμένο μοντέλο του νευρώνα. Η ορθή λειτουργία των δύο αυτών κυκλωμάτων του μοντέλου με βάση τα μοτίβα αιχμών (spiking patterns) που είναι ικανά να παράγουν, επιβεβαιώνεται από τις εξομοιώσεις στο περιβάλλον του Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Τέλος, παρουσιάζεται η φυσική σχεδίαση (layout) των δύο βασικών κυκλωμάτων του μοντέλου νευρώνα καθώς και τα αποτελέσματα από την post-layout εξομοίωση του μοντέλου. Η φυσική σχεδίαση πραγματοποιήθηκε μέσω του λογισμικού Cadence το οποίο και περιέχει το περιβάλλον φυσικής σχεδίασης αναλογικών ηλεκτρονικών κυκλωμάτων Virtuoso Layout Editor. Η τεχνολογία που χρησιμοποιήθηκε αναφέρεται ως AMS C35D4 CMOS διαστάσεων 0.35μm. / This present M.Sc. Thesis is focused its interest in the study of neuron models that emulate the physical behavior of biological neurons. More specifically, we present a study of some neuron models that have been presented the last years and we proceed with the design and the implementation one of them using low voltage circuits in the Sinh-Domain. Τhe radical technological developments of microelectronics in the systems implementation with high reliability and performance, such as portable electronic devices for multimedia, communications and biomedical systems, demand the design of integrated circuits with reduced power consumption and thus low voltage supply. Initially, an introduction for the design of integrated circuits in low voltage environment is given and, also, the description of the structure and behavior of a biological neuron. Next, an analysis of two recently introduced neuron models realized in the Log-Domain, from which the Mihalas and Niebur neuron model constitutes the basic model studied in the context of this work and, also, the basic spiking patterns, that this implementation of the Mihalas-Niebur neuron model is capable of producing. The core in the implementation of this neuron models, is the topology of Tau-Cell. The topology of Tau-Cell is used for the systematic design of filters in the Log-Domain. Thereafter, is given an analysis of the method of designing low voltage circuits and more specifically filters, in the Sinh-Domain. The basic operators and the principal cells, for designing circuits in the Sinh-Domain are presented. Then, the design and implementation of the Tau-Cell topology which as mentioned is the core for the implementation of neuron models, is realized in the Sinh-Domain. The proper operation of this topology is confirmed through the design and simulation of filters in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. After the design of the Tau-Cell in the Sinh-Domain, we continue with the implementation of the Mihalas-Niebur neuron model. Using the topology of Tau-Cell in the Sinh-Domain, we proceed with the implementation and the simulation of the basic two topologies of the neuron model based on the existing implementation in the Log-Domain. The implemented topologies of the neuron are capable of producing spiking patterns based to the Mihalas-Niebur neuron model. The proper operation of these topologies based on the spiking patterns that are capable of producing, is confirmed through the design and simulation in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. Finally, is presented the layout design of the main two topologies of the neuron model and also the results of the post-layout simulations. The layout was conducted via the Cadence software through Virtuoso Layout Editor. The technology used is referred as AMS C35D4 CMOS in 0.35μm dimensions.

Les systèmes adaptatifs basés sur les architectures FPGA (Field-Programmable Gate Arrays) peuvent bénéficier grandement de la grande flexibilité offerte par la reconfiguration partielle dynamique (DPR). Grâce au DPR, les tâches matérielles composant un système adaptatif peuvent être allouées et re-allouées à la demande ou en fonction de l'environnement dynamique. Les flots de conceptions disponibles et les outils commerciaux ont évolué pour répondre aux exigences des architectures reconfigurables qui sont toutefois limitées dans leurs fonctionnalités. Ces outils ne permettent pas un placement et une relocation efficaces de tâches matérielles de tailles variables. L'objectif principal de ces travaux de thèse consiste à proposer des nouvelles méthodologies et de nouvelles approches pour faciliter au concepteur la phase de conception d'un système adaptatif reconfigurable opérationnelle, valide, optimisé et adapté aux changements dynamiques de l'environnement. La première contribution de cette thèse porte sur la problématique de la relocation des tâches matérielles de tailles différentes. Une méthodologie de conception est proposée pour répondre à un problème majeur des mécanismes de relogement : le stockage d'une unique bitstream de configuration pour réduire les besoins de la mémoire et pour accroître la réutilisable des modules matériels générés. Une technique de partitionnement de la région reconfigurable est appliquée dans la méthodologie de relogement proposée pour augmenter l'efficacité d'utilisation des ressources matérielles dans le cas des tâches reconfigurables de tailles variables. Cette méthodologie prend en compte aussi la communication entre différentes régions reconfigurables et la région statique. Pour valider la méthode, plusieurs études de cas sont implémentées. Cette validation montre une utilisation efficace des ressources matérielles ainsi une réduction importante du temps de reconfiguration. La deuxième partie de cette thèse présente et détaille une formulation mathématique afin d'automatiser le floorplanning des zones reconfigurables dans les FPGAs. Les algorithmes de recherche présentés dans cette thèse sont basés sur la technique d'optimisation PLMNE (programmation linéaire mixte en nombres entiers). Ces algorithmes permettent de définir automatiquement l'emplacement, la taille et la forme de la zone reconfigurable dynamique. Nous nous intéressons principalement dans cette recherche à la satisfaction des contraintes de placement des zones reconfigurables et celles liées à la relocation. De plus, nous considérons l’optimisation des ressources matérielles dans le FPGA en tenant compte des tâches de tailles variables. Finalement, une évaluation de l'approche proposée est présentée / Adaptive systems based on Field-Programmable Gate Arrays (FPGA) architectures can benefit greatly from the high degree of flexibility offered by dynamic partial reconfiguration (DPR). Thanks to DPR, hardware tasks composing an adaptive system can be allocated and relocated on demand or depending on the dynamically changing environment. Existing design flows and commercial tools have evolved to meet the requirements of reconfigurables architectures, but that are limited in functionality. These tools do not allow an efficient placement and relocation of variable-sized hardware tasks. The main objective of this thesis is to propose a new methodology and a new approaches to facilitate to the designers the design phase of an adaptive and reconfigurable system and to make it operational, valid, optimized and adapted to dynamic changes in the environment. The first contribution of this thesis deals with the issues of relocation of variable-sized hardware tasks. A design methodology is proposed to address a major problem of relocation mechanisms: storing a single configuration bitstream to reduce memory requirements and increasing the reusability of generating hardware modules. A reconfigurable region partitioning technique is applied in this proposed relocation methodology to increase the efficiency of use of hardware resources in the case of reconfigurable tasks of variable sizes. This methodology also takes into account communication between different reconfigurable regions and the static region. To validate the design method, several cases studies are implemented. This validation shows an efficient use of hardware resources and a significant reduction in reconfiguration time. The second part of this thesis presents and details a mathematical formulations in order to automate the floorplanning of the reconfigurable regions in the FPGAs. The algorithms presented in this thesis are based on the optimization technique MILP (mixed integer linear programming). These algorithms allow to define automatically the location, the size and the shape of the dynamic reconfigurable region. We are mainly interested in this research to satisfy the constraints of placement of the reconfigurable zones and those related to the relocation. In addition, we consider the optimization of the hardware resources in the FPGA taking into account the tasks of variable sizes. Finally, an evaluation of the proposed approach is presented