Because of the unique architecture of wireless receivers, a designer must understand both the high frequency aspects as well as the low-frequency analog considerations for different building blocks of the receiver. The primary goal of this research work is to explore techniques for implementing high performance RF and baseband building blocks for wireless applications. Several novel techniques to improve the performance of analog building blocks are presented. An enhanced technique to couple two LC resonators is presented which does not degrade the loaded quality factor of the resonators which results in an increased dynamic range. A novel technique to automatically tune the quality factor of LC resonators is presented. The proposed scheme is stable and fast and allows programming both the quality factor and amplitude response of the LC filter. To keep the oscillation amplitude of LC VCOs constant and thus achieving a minimum phase noise and a reliable startup, a stable amplitude control loop is presented. The proposed scheme has been also used in a master-slave quality factor tuning of LC filters. An efficient and low-cost architecture for a 3.1GHz-10.6GHz ultra-wide band frequency synthesizer is presented. The proposed scheme is capable of generating 14A novel pseudo-differential transconductance amplifier is presented. The proposed scheme takes advantage of the second-order harmonic available at the output current of pseudo-differential structure to cancel the third-order harmonic distortion. A novel nonlinear function is proposed which inherently removes the third and the fifth order harmonics at its output signal. The proposed nonlinear block is used in a bandpass-based oscillator to generate a highly linear sinusoidal output. Finally, a linearized BiCMOS transconductance amplifier is presented. This transconductance is used to build a third-order linear phase low pass filter with a cut-off frequency of 264MHz for an ultra-wide band receiver. carrier frequencies.

Ultra-wideband technology (UWB) has received tremendous attention since the FCC license release in 2002, which expedited the research and development of UWB technologies on consumer products. The applications of UWB range from ground penetrating radar, distance sensor, through wall radar to high speed, short distance communications. The CMOS integrated circuit is an attractive, low cost approach for implementing UWB technology. The improving cut-off frequency of the transistor in CMOS process makes the CMOS circuit capable of handling signal at multi-giga herz. However, some design challenges still remain to be solved. Unlike regular narrow band signal, the UWB signal is discrete pulse instead of continuous wave (CW), which results in the occupancy of wide frequency range. This demands that UWB front-end circuits deliver both time domain and frequency domain signal processing over broad bandwidth. Witnessing these technique challenges, this dissertation aims at designing novel, high performance components for UWB signal generation, down-conversion, as well as accurate timing control using low cost CMOS technology. We proposed, designed and fabricated a carrier based UWB transmitter to facilitate the discrete feature of the UWB signal. The transmitter employs novel twostage -switching to generate carrier based UWB signal. The structure not only minimizes the current consumption but also eliminates the use of a UWB power amplifier. The fabricated transmitter is capable of delivering tunable UWB signal over the complete 3.1GHz -10.6GHz UWB band. By applying the similar two-stage switching approach, we were able to implement a novel switched-LNA based UWB sampling receiver frontend. The proposed front-end has significantly lower power consumption compared to previously published design while keep relatively high gain and low noise at the same time. The designed sampling mixer shows unprecedented performance of 9-12dB voltage conversion gain, 16-25dB noise figure, and power consumption of only 21.6mW(with buffer) and 11.7mW(without buffer) across dc to 3.5GHz with 100M-Hz sampling frequency. The implementation of a precise delay generator is also presented in the dissertation. It relies on an external reference clock to provide accurate timing against process, supply voltage and temperature variation through a negative feedback loop. The delay generator prototype has been verified having digital programmability and tunable delay step resolution. The relative delay shift from desired value is limited to within 0.2%.

In an increasingly crowded frequency spectrum with strong interfering signals, the distortion performance, or the linearity, of RF circuits is key to their ability to reject strong intermodulation terms that can corrupt the weak but desired carrier signal. A standard figure-of-merit for small-signal linearity is the Input/Output Third Order Intercept Point (IIP3/OIP3), which represents the input/output power level at which the power of fundamental frequency (PFUND) become equal to that of the third-order intermodulation product (P3rd). Clearly, a higher IIP3 number yields improved linearity, and is highly desirable for many circuits. The thesis will focus on describing the issues that can stem in telecommunication systems from these non-linearities. These non-linearities can be modeled by using a rigorous mathematical expansion based on the Volterra Series. The thesis will "demystify" the Volterra series so that it could be readily understood by the circuit designer, without over burdening him with too much mathematics. Using this series, the distortion performance of an amplifier will be quantified based on IIP3 metrics as described above. Having identified sources of non-linearities, and quantifying the effect of each non-linearity on total IIP3 of an amplifier, the thesis will focus on mitigating these non-linearity sources to increase the overall IIP3 of an amplifier. The techniques discussed to do this are based on both novel device design as well as novel circuit techniques. The amplifiers under discussion will all be SiGe based, due to their exemplary RF performances (comparable to III-V devices) at the fraction of the cost.

The objective of the research presented in this dissertation is to explore the achievable dynamic range limits in high-performance RF front-ends designed using SiGe HBTs, with a focus on complementary (npn + pnp) SiGe technologies. The performance requirements of RF front-ends are high gain, high linearity, low dc power consumption, very low noise figure, and compactness. The research presented in this dissertation shows that all of these requirements can easily be met by using complementary SiGe HBTs. Thus, a strong case is made in favor of using SiGe technologies for designing high dynamic range RF front-ends. The contributions from this research are summarized as follows: 1. The first-ever comparison study and comprehensive analysis of small-signal linearity (IIP3) for npn and pnp SiGe HBTs on SOI. 2. A novel comparison of large-signal robustness of npn and pnp SiGe HBTs for use in high-performance RF front-ends. 3. A systematic and rigorous comparison of SiGe HBT compact models for high-fidelity distortion modeling. 4. The first-ever feasibility study of using weakly-saturated SiGe HBTs for use in severely power constrained RF front-ends. 5. A novel X-band Low Noise Amplifier (LNA) using weakly-saturated SiGe HBTs. 6. Design and comprehensive analysis of RF switches with enhanced large-signal linearity. 7. Development of novel methods to reduce crosstalk noise in mixed-signal circuits and the first-ever analysis of crosstalk noise across temperature. 8. Design of a very high-linearity cellular band quadrature modulator for use in base-station applications using first-generation complementary SiGe HBTs.

Antenne de l'avenir surtout pour les applications spatiales sont de plus en plus complexe en raison de la nécessité de reconfigurabilité en termes de fréquence, la puissance rayonnée et reçues, la consommation d'énergie et de la fiabilité. Dans ce contexte, réflecteurs et des surfaces sélectives en fréquence (FSS) sont particulièrement les plus intéressantes dans les domaines de la conception RF. Mais en raison de leur grande taille et de la complexité des cellules élémentaires, l'analyse complète de ces structures nécessite énormément de mémoire et des temps de calcul excessif spécialement lorsque des éléments de réglage tels que RF-MEMS sont également intégrés au sein des cellules. Par conséquent, les techniques classiques basées sur maillage linéaire soit ne parviennent pas à simuler de telles structures soit, exiger des ressources non disponibles à un concepteur d'antenne. Une technique appelée "technique par changement d'échelle" tente de résoudre ce problème par partitionnement de la géométrie du réseau par de nombreux domaines imbriqués définis à différents niveaux d'échelle du réseau. Le multi-pôle par changement d'échelle, appelé "Scale Changing Network (SCN)", modélise le couplage électromagnétique entre deux échelles successives, en résolvant une formulation intégral des équations de Maxwell par une technique basée sur la méthode des moments. La cascade de ces multi-pôles par changement d'échelle, permet le calcul de la matrice d'impédance de surface de la structure complète qui peut à son tour être utilisées pour calculer la diffraction en champ lointain. Comme le calcul des multi-pôles par changement d'échelle est mutuellement indépendant, les temps d'exécution peuvent être réduits de manière significative en parallélisant le calcul. Par ailleurs, la modification de la géométrie de la structure à une échelle donnée nécessite seulement le calcul de deux multi-pôles par changement d'échelle et ne requiert pas la simulation de toute la structure. Cette car actéristique fait de la SCT un outil de conception et d'optimisation très puissant. Des structures planaires uniformes et non uniformes excité par un cornet ont étés modélisés avec succès, avec des temps de calcul délais intéressants, employant les ressources normales de l'ordinateur. Avec l'intérêt croissant pour des réflecteurs hautement reconfigurables pour les applications spatiales, différentes technologies pour réaliser la reconfigurabilité du diagramme de rayonnement ont été explorées ces dernières années. L'une d'elles consiste à imprimer un déphasage approprié en différent point du front d'onde incident à l'aide de cellule déphaseuse à MEMS-RF. En raison de la grande diversité des échelles dans de telles structures reconfigurables, les outils classiques de simulation électromagnétique se révèlent souvent inefficaces en termes des ressources informatiques et de temps de calcul. Les approches basées sur un circuit électrique équivalent se sont avérées plus utiles pour les concepteurs.

La part dû au test dans le coût de conception et de fabrication des circuits intégrés ne cesse de croître, d'où la nécessité d'optimiser cette étape devenue incontournable. Dans cette thèse, de nouvelles méthodes d'ordonnancement et de réduction du nombre de tests à effectuer sont proposées. La solution est un ordre des tests permettant de détecter au plus tôt les circuits défectueux, qui pourra aussi être utilisé pour éliminer les tests redondants. Ces méthodes de test sont basées sur la modélisation statistique du circuit sous test. Cette modélisation inclus plusieurs modèles paramétriques et non paramétrique permettant de s'adapté à tous les types de circuit. Une fois le modèle validé, les méthodes de test proposées génèrent un grand échantillon contenant des circuits défectueux. Ces derniers permettent une meilleure estimation des métriques de test, en particulier le taux de défauts. Sur la base de cette erreur, un ordonnancement des tests est construit en maximisant la détection des circuits défectueux au plus tôt. Avec peu de tests, la méthode de sélection et d'évaluation est utilisée pour obtenir l'ordre optimal des tests. Toutefois, avec des circuits contenant un grand nombre de tests, des heuristiques comme la méthode de décomposition, les algorithmes génétiques ou les méthodes de la recherche flottante sont utilisées pour approcher la solution optimale. / The share of test in the cost of design and manufacture of integrated circuits continues to grow, hence the need to optimize this step. In this thesis, new methods of test scheduling and reducing the number of tests are proposed. The solution is a sequence of tests for early identification of faulty circuits, which can also be used to eliminate redundant tests. These test methods are based on statistical modeling of the circuit under test. This model included several parametric and non-parametric models to adapt to all types of circuit. Once the model is validated, the suggested test methods generate a large sample containing defective circuits. These allow a better estimation of test metrics, particularly the defect level. Based on this error, a test scheduling is constructed by maximizing the detection of faulty circuits. With few tests, the Branch and Bound method is used to obtain the optimal order of tests. However, with circuits containing a large number of tests, heuristics such as decomposition method, genetic algorithms or floating search methods are used to approach the optimal solution.

Ces travaux de thèse portent sur l’étude des solutions innovantes de caractérisation destinées à l’amélioration de la précision du schéma équivalent petit signal à des fréquences d’ordre millimétrique. Après un état de l’art dans ce domaine et suite à plusieurs caractérisations au niveau composant, une nouvelle structure de test “nouvelle approche” est conçue, réalisée et caractérisée. Cette approche est basée sur une nouvelle méthode d’extraction du schéma équivalent petit signal à partir d’une structure adaptée. Cette méthode réalise une adaptation des impédances du transistor sous test aux impédances des équipements de mesure. Comme résultats, la transmission du signal entre la source et le composant sous test ainsi que la précision de la mesure des paramètres extraits sont améliorés. La méthode développée permet la validation des modèles compacts des composants fabriqués en technologie BiCMOS 0.25μm au niveau circuit. Les mesures réalisées ont montré une bonne amélioration de l’extraction entre un transistor sous test seul et un transistor sous test adapté. La méthode d’investigation proposée permet l’extraction des modèles à des très hautes fréquences avec une meilleure précision. Cette thèse ouvre donc des perspectives pour la caractérisation en bande millimétrique notamment caractérisation des structures adaptées en impédances et de méthodes de de-embedding dédiées à ces dernières. / This thesis deals with the study of innovative solutions for small signal characterization at millimeter wave frequency. After a state of the art in this field and following to several characterizations at device level, a new test structure “new approach” is designed, fabricated, and characterized. The approach of characterizing at circuit level is based on a new method to extract the small signal equivalent circuit using matched test structures. This method proposed here makes the DUT impedances carefully match the characteristic impedances of the measurement equipment. In results, the transmission of the signal from the source to the DUT is improved while the parameters extraction accuracy is improved. The developed method enables the BiCMOS 0.25μm compact models validation in circuit level in mm-Wave band and enables accurate parameter extraction in a narrow band at higher frequencies. The verification results demonstrated that the new test structure significantly outperformed the conventional method in measurement accuracy specifically in very high frequency. Some aspects of the matched test structure could be subject of further investigation. In particularly topics such as, characterization over multiple test structure geometries and deembedding test structure losses.

In the modern semiconductor world, there is a significant scaling of the transistor dimensions--The transistor gate length and the gate oxide thickness drop down to only several nanometers. Today the semiconductor industry is already dominated by submicron devices and other material devices for the high transistor density and performance enhancement. In this case, the semiconductor reliability issues are the most important thing for commercialization. The major reliability issues caused by voltage are hot carrier effects (HCs) and gate oxide breakdown (BD) effects. These issues are recently more important to industry, due to the small size and high lateral field in short-channel of the device will cause high electrical field and other reliability issues. This dissertation primarily focuses on the study of the CMOS device gate oxide breakdown effect on different kinds of circuits performance, also some HC effects on circuit's performance are studied. The physical mechanisms for BD have been presented. A practical and accurate equivalent breakdown circuit model for the CMOS device was studied to simulate the RF performance degradation on the circuit level. The BD location effect has been evaluated. Furthermore, a methodology was developed to predict the BD effects on the circuit's performances with different kinds of BD location. It also provides guidance for the reliability considerations of the digital, analog, and RF circuit design. The BD effects on digital circuits SRAM, analog circuits Sample&Hold, and RF building blocks with the nanoscale device--low noise amplifier, LC oscillator, mixer, and power amplifier, have been investigated systematically. Finally 90 nm device will be used to study the HC effect on the circuit's performance. The contributions of this dissertation include: Providing a thorough study of the gate oxide breakdown issues caused by the voltage stress on the device--from device level to circuit level; Studying real voltage stress case--high frequency (950 MHz) dynamic stress, and comparing with the traditional DC stress; A simple, practical, and analytical method is derived to study the gate oxide breakdown effect including breakdown location effect and soft / hard breakdown on the digital, analog and RF circuits performances. A brief introduction and simulation for 90 nm device HC effect provide some useful information and helpful data for the industry. The gate oxide breakdown effect is the most common device reliability issue. The successful results of this dissertation, from device level to circuit level, provide an insight on how the BD affects the circuit's performance, and also provide some useful data for the circuit designers in their future work.

Avec l'explosion de l'Internet des Objets (IoT), de nouveaux dispositifs permettant de tagguer les objets sont nécessaires afin de permettre non seulement leur identification mais aussi d'assurer des communications fiables et de nouvelles fonctionnalités comme la détection, la localisation ou la capture d'informations. Cette tendance s'appuie sur la technologie bien établie qu'est la radiofréquence par identification (RFID) et donc l'utilisation d'étiquettes (ou tags) faibles coûts et télé-alimentés. Dans ce contexte, de nombreux travaux au niveau de la couche d'application se tournent vers la mise au point de traitements logiciels complémentaires visant à produire de nouveaux types d'information. D'autres travaux visent à améliorer la couche physique avec l'objectif de miniaturiser encore le tag mais aussi de le doter de nouvelles capacités. Jusqu'à présent, il n'existe quasiment pas de travaux concernant la transmission du signal et aucun sur l'exploitation du comportement non-linéaire des puces RFID. Cette thèse vise à étudier les phénomènes non-linéaires produits lors d'une communication RFID.Dans la première partie, deux plateformes de mesure et de caractérisation spécifiques ont été développées : la première vise à observer les signaux au cours d'une communication RFID, et alors caractériser et analyser les effets liés aux phénomènes non linéaires ; la seconde permet d'effectuer différentes mesures directement sur les puces et les caractériser en termes d'impédance, production d'harmoniques et sensibilité. Ces plateformes ont permis : 1) de mettre en évidence que les fréquences harmoniques sont porteuses d'informations qui peuvent être exploitées et même offrir de nouvelles fonctionnalités ; 2) d'obtenir de nombreuses informations sur les propriétés des puces et d'en établir un modèle électrique précis ; 3) de déterminer des critères permettant d'évaluer la performance des tags dans le contexte étudié.Dans la deuxième partie, plusieurs nouveaux tags RFID ont été conçus, fabriqués, mesurés et évalués. Ces nouveaux tags fonctionnent non seulement dans la bande UHF mais aussi sont adaptés à la troisième harmonique dans la bande des microondes. Une méthodologie et des lignes directives d'aide à la conception de ce type de tags ont été établies et s'appuient sur les deux plateformes développées afin de caractériser les différents éléments. Dans un même temps, les effets liés à la fabrication ont aussi été étudiés et des études paramétriques ont permis de mettre en évidence l'effet sur les performances de la géométrie de l'antenne et du type de puce utilisée.Dans une troisième partie, les études se sont focalisées à exploiter les effets non-linéaires des dispositifs de redressement. L'idée générale est de coupler la RFID passive avec les dispositifs de transferts de puissance et de récupération d'énergie avec pour objectifs 1) de maximiser l'efficacité de conversion RF – continu 2) et d'augmenter la distance de lecture des tags passifs. Plusieurs prototypes ont été réalisés et leurs performances ont été démontrées.L'ensemble de ces travaux a mis en évidence un nouveau concept de communication RFID exploitant les non-linéarités générées par les puces RFID. Ce concept ouvre la voie à de nouvelles applications. et a fait l'objet d'une demande de brevet international. / Powered by the exploding popularity of the Internet-of-Things (IoT), the demand for tagged devices with labels capable to ensure a reliable communication with added functions beyond the identification, such as sensing, location, health-care, among others, is growing rapidly. Certainly this growing is headed by the well-established Radio Frequency Identification (RFID) technology, and the use of wireless low-cost self-powered tags, in other words passive RFID tags, is the most widespread used alternative. In the constant evolution on this field, usually new software treatments are offered at the application layer with the objective to processing data to produce some new information. Further works aimed at improving the physical layer around the tag antenna miniaturization and matching techniques. So far, little or no work had been done on the exploitation of the communication channel, and certainly none has been done on the exploitation of the non-linear behavior of RFID chips.After presenting the RFID technology and phenomena produced by Radio Frequency (RF) non-linear devices, and leaning in some nearby works on the field, the core of this thesis starts by exposing two characterization platforms for the evaluation of non-linear phenomena presented during the reader-tag communication. One is specialized in radiating measurements considering the whole tag (antenna and chip) under test. The other is specialized in conducted measurements directly over RFID chips, allowing performing different parametric studies (power dependency, impedance, harmonic production, sensitivity). The characterization results show that harmonic signals generated from the passive RFID chip carry information.By exploiting the characterization results and to verify the hypothesis of exploitation of non-linearities in RFID, i.e. the use of harmonic signals, the research is pursued by designing, fabricating, and measuring four different configurations of RFID tags. The new RFID tags operate at the fundamental frequency in the UHF band and at its $3^{rd}$ harmonic in the microwave band. Antenna design policies, fabrication details, and parametric studies on the performance of the new prototypes are presented. The parametric study takes special care in the antenna structure, kind of chip used, received power, and read range.Finally, some alternatives approaches for the exploitation of non-linear effects generated by rectifying devices are presented. Some theoretical aspects and experimental results are discussed linking the passive RFID technology to the theories of Wireless Power Transfer (WPT) and Electromagnetic Energy Harvesting (EEH). The solution takes advantage of the non-linear nature of rectifying elements in order to maximize the RF-to-DC conversion efficiency of EEH devices and increase the read range of passive RFID tags. The solution triggers on the design of a RF multi-device system. The design procedure and tests consider three non-linear phenomena: (1) the impedance power dependency, (2) the harmonic production, and (3) the rectifying dependence on the RF waveform.