Abstract The aim of this work was to develop time-to-digital converters(TDC) with a wide measurement range of several hundred microseconds and with a measurement precision of a few picoseconds. Because of these requirements, the focus of this work was mainly on TDC architectures based on the Nutt interpolation method, which has several advantages when a long measurement range is a requirement. Compared to conventional data converters the characteristics of a Nutt TDC differ significantly when, for example, quantization errors and linearity errors are considered. In this thesis, the operating principle of a Nutt TDC is analysed and, in particular, the effects of reference clock instabilities are studied giving new insight how the different phase noise processes can be reliably translated into time interval jitter, and how these affect the measurement precision when very long time intervals are measured. Furthermore, these analytical results are confirmed by measurements conducted with a long-range TDC designed as part of this work. Two long-range TDCs have been designed, each based on different interpolator architectures. The first TDC utilises discrete component time-to-voltage converters(TVC) as interpolators. Other key functionality is implemented on an FPGA. The interpolators use Miller integrators to improve the linearity and the single-shot precision of the converter. The TDC has a nominal measurement range of 84ms and it achieves a single-shot precision of 2ps for time intervals shorter than 2ms, after which the precision starts to deteriorate due to the phase noise of the reference clock. In addition to the discrete TDC, an integrated long-range CMOS TDC has been designed with 0.35μm technology. Instead of TVCs, this TDC features cyclic/algorithmic interpolators, which are based on switched-frequency ring oscillators(SRO). The frequency switching is used as a mechanism to amplify quantization error, a key functionality required by any cyclic or a pipeline converter. The interpolators are combined with a 16-bit main counter giving a total range of 327μs. The RMS single-shot precision of the TDC is 4.2ps without any nonlinearity compensation. Furthermore, a calibration functionality implemented partially on-chip ensures that the accuracy of the TDC varies only ±2.5ps in a temperature range of -30C to 70C. Although implemented with fairly old technology, the interpolators’ effective linear range and precision represent state-of-the-art performance. / Tiivistelmä Tämän työn tavoitteena oli kehittää aika-digitaalimuuntia (TDC), joilla on laaja satojen mikrosekuntien mittausalue ja muutaman pikosekunnin kertamittaustarkkuus. Näistä vaatimuksista johtuen tässä työssä keskitytään pääasiassa Nuttin interpolointimenetelmään perustuviin TDC-arkkitehtuureihin. Verrattuna tavanomaisiin datamuuntimiin, Nutt TDC:n toiminta poikkeaa merkittävästi, kun tarkastellaan kvantisointi- ja lineaarisuusvirhettä. Tässä väitöskirjatyössä Nuttin menetelmään perustavan TDC:n toiminta analysoidaan, jonka yhteydessä tutkitaan erityisesti referenssioskillaattorin epästabiilisuuksien vaikutusta mittausepävarmuuteen. Tämän pohjalta vaihekohinan eri kohinaprosessit voidaan luotettavasti muuntaa taajuustason kohinatiheysmittauksista aika-tasossa kuvattavaksi aikavälijitteriksi. Nämä teoreettiset tulokset ovat varmistettu yhdellä osana tätä työtä suunnitellulla pitkän kantaman TDC:llä. Teoreettisen tarkastelun lisäksi kaksi pitkän kantaman TDC:tä on suunniteltu, toteutettu ja testattu. Ensimmäinen näistä perustuu erilliskomponenteilla toteutettuun aika-jännitemuunnokseen (TVC) pohjautuvaan interpolointimenetelmään. Analogisten interpolaattoreiden ohella muu olennainen toiminnallisuus toteutettiin FPGA:lle. Interpolaattorit käyttävät Miller-integraattoreita lineaarisuuden ja kertamittaustarkkuuden parantamiseksi. TDC:n nimellinen mittausalue on 84ms ja sillä saavutetaan 2ps:n kertamittaustarkkuus, kun mitattava aikaväli on lyhyempi kuin 2ms, minkä jälkeen mittaustarkkuus heikkenee referenssioskillaattorin vaihekohinan vaikutuksesta. Toinen pitkän kantaman TDC perustuu 0.35μm:n CMOS teknologialla totetutettuun integroituun piiriin. Aika-jännitemuunnoksen sijasta tämä TDC perustuu sykliseen/algoritmiseen interpolointitekniikkaan, jossa taajuusmoduloitua rengasoskillaattoria(SRO) käytetään kvantisointivirheen vahvistamiseksi. Interpolaattorit ovat yhdistetty 16-bittiseen referenssioskillaattorin laskuriin, jolloin TDC:n mittausalue on noin 327μs. Tämän TDC:n RMS kertamittaustarkkuus on 4.2ps, joka saavutetaan ilman epälineaarisuuden kompensointia. Samalle piirille on lisäksi toteutettu kalibrointitoiminnallisuus, jolla varmistetaan TDC:n hyvä mittaustarkkuus kaikissa olosuhteissa. Mittaustarkkuus poikkeaa maksimissaan vain ±2.5ps, kun lämpötila on välillä -30C-70C. Vaikka TDC on toteutettu kohtalaisen vanhalla CMOS teknologialla, interpolaattoreiden efektiivinen lineaarinen alue ja mittaustarkkuus edustavat alansa huippua.

Abstract The aim of this work was to improve the performance and usability of a digital time-to-digital converter (TDC) in CMOS technology. The characteristics of the TDC were improved especially for the needs of pulsed laser time-of-flight (TOF) distance measurement, where picosecond-level precision with a long µs-level measurement range is needed in order to approach mm-level measurement accuracy. Stability in the face of process, voltage and temperature variations, multiple measurement channels, alternative measurement modes, a high integration level, standard interfaces and simple usage were the main features for development. The measurement architecture is based on counter and timing signal interpolation on two levels. The counter counts the full reference clock cycles between the timing signals, while a new recycling delay line developed in this thesis interpolates within the reference clock cycle. This technique utilizes a short delay line several times per reference clock cycle, which minimizes the interpolation nonlinearity. The same structure also makes the use of a low, MHz-level reference frequency possible, and thus only a crystal is needed as an external oscillator component. The parallel load capacitor-scaled delay line structure acts as the second, sub-gate-delay interpolation level. The INL does not accumulate in elements connected in parallel, and the load capacitance differences enable high, ps-level resolution to be achieved. Four TDC circuits in 0.35 µm CMOS technology were designed and tested in the course of this work, of which the latest, a 7-channel TDC, is able to measure the time intervals between the start pulse and three separate stop pulses in one measurement and to resolve the pulse widths or rise times at the same time. In laser TOF distance measurement this functionality can be used when several echoes arrive at the receiver, and also to compensate for the detection threshold problem known as timing walk error. The TDC achieves 8.9 ps interpolation resolution within the cycle time of a 20 MHz reference clock using only 8 delay elements on the first interpolation level and 14 delay elements on the second. A measurement precision better than 9 ps was achieved without using result post-processing or look-up tables. This work shows that versatile, high performance TDCs can be created in standard CMOS technology. / Tiivistelmä Väitöskirjatyön tavoitteena oli parantaa CMOS-aika-digitaalimuuntimien suorituskykyä ja käytettävyyttä. Muuntimen ominaisuuksia kehitettiin erityisesti laseretäisyysmittauksen tarpeita ajatellen, missä millimetritason mittaustarkkuus laajalla mittausaluella edellyttää aika-digitaalimuuntimelta pikosekuntitason tarkkuutta mikrosekuntien mittausalueella. Stabiilius prosessiparametri-, jännite- ja lämpötilavaihteluita vastaan, useat mittauskanavat, useat mittausmoodit, korkea integraatioaste, standardoidut liitäntäväylät ja helppo käytettävyys olivat erityisesti kehityksen kohteina. Suunniteltu mittausarkkitehtuuri koostuu laskurista ja kaksitasoisesta ajoitussignaali-interpolaattorista. Laskuri laskee kokonaiset referenssikellojaksot ajoitussignaalien välillä ja työssä kehitetty referenssiä kierrättävä viivelinjarakenne rekistereineen interpoloi ajoitussignaalien paikat referenssikellojaksojen sisältä. Referenssinkierrätystekniikka hyödyntää lyhyttä viivelinjaa useampaan kertaan kellojakson aikana, mikä minimoi epälineaarisuuden interpoloinnissa. Sama rakenne mahdollistaa myös MHz-tason referenssitaajuuden, jolloin matalataajuista kidettä voidaan käyttää referenssilähteenä. Toinen interpolointitaso koostuu rinnakkaisista kapasitanssiskaalatuista viive-elementeistä, mitkä mahdollistavat alle porttiviiveen mittausresoluution. Rinnakkaisessa rakenteessa elementtien epälineaarisuudet eivät summaudu, mikä mahdollistaa pikosekuntitason mittaustarkkuuden. Väitöskirjatyössä suunniteltiin ja toteutettiin neljä aikavälinmittauspiiriä käyttäen 0,35 µm CMOS-teknologiaa, joista viimeisin, 7-kanavainen muunnin kykenee mittaamaan aikavälin useampaan pulssiin yhdellä kertaa sekä voi selvittää samalla pulssien leveydet tai nousuajat. Laseretäisyysmittauksessa monikanavaisuutta voidaan käyttää kun useita kaikuja lähetetystä pulssista saapuu vastaanottimeen sekä kompensoimaan mittauksessa esiintyviä muita virhelähteitä. Käytettäessä 20 MHz:n kidettä referenssilähteenä muunnin saavuttaa alle 9 ps:n interpolointiresoluution ja tarkkuuden ilman epälineaarisuudenkorjaustaulukoita. Työ osoittaa, että edullisella CMOS-teknologialla voidaan toteuttaa monipuolinen ja erittäin suorituskykyinen aika-digitaalimuunnin.