In this report the influence of the growth conditions on the surface morphology of AlGaN/GaN heterostructures grown on sapphire-based and bulk GaN substrates is nondestructively investigated with focus on the decoration of defects and the surface roughness. Under Ga-rich conditions specific types of dislocations are unintentionally decorated with shallow hillocks. In contrast, under Ga-lean conditions deep pits are inherently formed at these defect sites. The structural data show that the dislocation density of the substrate sets the limit for the density of dislocation-mediated surface structures after MBE overgrowth and no noticeable amount of surface defects is introduced during the MBE procedure. Moreover, the transfer of crystallographic information, e.g. the miscut of the substrate to the overgrown structure, is confirmed. The combination of our MBE overgrowth with the employed surface morphology analysis by atomic force microscopy (AFM) provides a unique possibility for a nondestructive, retrospective analysis of the original substrate defect density prior to device processing.

Les potentialités du nitrure de gallium (GaN) et notamment de l'hétérostructure AlGaN/GaN, semiconducteur à large bande interdite, en font un matériau particulièrement intéressant en électronique de puissance, notamment pour des applications haute tension, haute température et haute fréquence. L'objectif de ce travail de thèse était de développer et d'optimiser l'étape d'isolation de la grille lors la réalisation de transistors MIS-HEMT de puissance sur hétérostructure AlGaN/GaN, le but étant de réduire les courants de fuite de grille sans perturber les propriétés du transistor. Après avoir évaluation, le choix s'est porté sur l'alumine Al2O3 déposé par ALD comme diélectrique de grille. L'étude s'est d'abord concentrée sur l'analyse de l'influence de traitements, chimiques ou plasma, sur la contamination de la surface d'AlGaN au travers d'analyses XPS et AFM. Puis, l'influence du diélectrique de grille a été évalué à travers la réalisation et la mesure électrique de dispositifs, diodes et transistors, en variant les méthodes de dépôt par ALD. Enfin, l'impact d'un recess par gravure ICP-RIE partielle ou complètes de la barrière d'AlGaN sous la grille a été étudiée. La réalisation d'un HEMT passe par l'étape critique du dépôt du diélectrique de grille sur le semiconducteur, et le contrôle de la qualité de l'interface " diélectrique/AlGaN " est donc une étape fondamentale car elle influe sur les propriétés électriques du composant. Ce contrôle comprend le traitement de surface du semiconducteur, mais aussi la nature et la technique de dépôt du diélectrique. Ainsi il apparaît à travers l'étude qu'un traitement de surface à l'ammoniaque à haute température est le plus efficaces pour retirer les contamination en oxydes natifs. Les mesures électriques, C(V) et Id(Vg), ont quant à elle montrés la supériorité de la PEALD par rapport à un dépôt thermique conventionnel. Ceci peut s'expliquer par le fait que le plasma oxygène qui entre jeu lors du dépôt de l'alumine par PEALD semble nettoyer la surface lors des premiers cycles, retirant notamment la contamination carbone. Cela permet d'avoir une meilleure interface entre l'alumine et le semi-conducteur, limitant les pièges à l'interface et dans l'oxyde. Cela a réduit de manière considérable les courants de fuite de grille, sans détériorer la qualité et la rapidité de la transition entre l'état on et off. De plus, les HEMTs réalisé étant de type normally-off, le recess de grille par gravure ICP-RIE a été implémenté afin de rendre moins négative la tension de pincement. Cela a été réalisé avec succès, notamment avec la réalisation d'un composant de type noramlly-off grâce à un recess total de la barrière d'AlGaN sous la grille. Des résultats à l'état de l'art ont été obtenus à travers une approche simple, et un processus de création de transistors robuste et hautement reproductible, avec une réduction importante des courants de fuite de grille et une pente sous le seuil record. Afin de compléter l'étude il conviendra par la suite de réaliser des études de fiabilité, notamment à travers des mesures dynamiques pour évaluer notamment les phénomènes de dégradation du Ron. / With its large band gap, Gallium Nitride (GaN) semiconductor is one of the most promising materials for new power devices generation thanks to its outstanding material properties for high voltage, temperature and frequency applications. The main objective of this thesis was the development and optimization of the insulating step taking place in the elaboration of MIS-HEMT transistors on an AlGaN/GaN heterstroctructure. In order to reduce gate leakage currents without degrading the device properties, alumina Al2O3 deposited by ALD was chosen as a gate dielectric. The study was first centered on the influence of surface treatments, chemical or plasma, regarding surface contamination. Their impact was analyzed through XPS and AFM. Secondly, electrical measures were performed on complete MIS-HEMT diodes and transistors to evaluate the influence of the alumina insulating layer depending on the ALD deposition method. Lastly, partial and full recess of the AlGaN barrier was studied via ICP-RIE etching. The gate dielectric deposition is one of the crucial steps intervening in the HEMT creation process. The quality and control at the Al2O2/AlGaN interface being paramount, it will directly influence the device's electric properties. This involves control ing the semiconductor surface, but also the nature and deposition technique of the dielectric. As such, an ammonia-based treatment at high temperature appears to be the most efficient in reducing native oxygen contamination. Regarding electric performances, C(V) and Id(Vg) measures showed the superiority of PEALD compared to traditional thermal ALD deposition. This can be explained by the fact that the oxygen plasma used as oxydant during the alumina deposition by PEALD seems to clean the surface during the first cycles, mostly by reducing carbon contamination. This allowed to achieve a better interface between the semiconductor and the insulting layer, thus limiting traps at the interface or in the oxyde. This allows to considerably reduce gate leakage currents, without degrading the quality and transition sharpness between the on and off state. Moreover, the realized HEMTs being normally-off, gate recess etching via ICP-RIE was implemented in order to make the threshold voltage less negative. This was successfully achieved, especially through the realization of a normally-off transistors thanks to a full recess of the AlGaN barrier under the gate. State of the art results were achieved through a simple approach, and a robust and highly reproducible transistor elaboration process, with great reduction of gate leakage currents and a record sub-threshold slope. In order to complete the study, it will be necessary in the future to proceed to viability studies, especially through dynamic electric evaluation, in order to evaluate for instance Ron degradation phenomenons.