El presente trabajo de investigación, tiene por finalidad superar el problema priorizado “Deficiente Comprensión Lectora en los alumnos de Educación secundaria”; ya que en la ECE 2015 y 2016 se alcanzó un nivel de logro de 6, 9. Y 7,0 %, ante tal situación se planteó el siguiente objetivo: aplicar estrategias didácticas para desarrollar competencias de comprensión lectora en los estudiantes de nivel secundario de la I.E. José Carlos Mariátegui Lachira. Primeramente se fortalecerá las competencias de los docentes en dominio y manejo de estrategias de Comprensión Lectora, a través de una capacitación especializada y la implementación de un plan de monitoreo y acompañamiento que estimule la reflexión y la toma de compromisos efectivos que contribuyan a la mejora de su práctica docente. Este objetivo se logrará a través de la aplicación de diferentes estrategias didácticas y actividades adecuadas que contribuyan a que los estudiantes desarrollen competencias lectoras. Este trabajo se sustenta teóricamente en las reflexiones que hace Isabel Solé: ¿Por qué es necesario enseñar estrategias de comprensión? Porque queremos hacer lectores autónomos, capaces de enfrentarse de manera inteligente a textos de muy distinta índole. Estos textos pueden ser difíciles por lo creativo o por lo que están mal escritos... “Enseñar estrategias de comprensión contribuye a dotar a los alumnos de recursos para aprender a aprender.”(Isabel Solé)

La resolución temporal es uno de los principales factores que limitan el rendimiento de los sistemas digitales. Debido a ello, la incorporación de módulos que poseen alta resolución en el dominio del tiempo dentro de estructuras estándar ha despertado gran interés en los últimos años. Estos bloques pueden ser usados para mejorar la codificación de las señales binarias (al aumentar los niveles de cuantización) o reducir la distorsión en determinadas modulaciones digitales, entre otras aplicaciones. En esta tesis se aborda la temática desde distintos enfoques. Dos circuitos integrados fueron fabricados para evaluar un novedoso esquema circuital, el cual permite obtener un retardo temporal programable en el orden de los picosegundos, ajustable en un cierto rango para brindar mayor versatilidad ante distintas condiciones de operación. Su control y calibración se realizan mediante palabras binarias, lo que permite su integración en sistemas más complejos totalmente digitales. Ambos circuitos integrados fueron utilizados en distintas variantes de moduladores por ancho de pulso, alcanzando un desempeño superior al de las arquitecturas convencionales debido a la mayor precisión en el posicionamiento de los flancos de las señales. Asimismo, se presenta una nueva técnica de modulación apta para la implementación de un transmisor de radiofrecuencia totalmente digital. La arquitectura propuesta presenta un desempeño comparable con otras técnicas usadas en la actualidad, demostrado con un análisis completo que incluye simulaciones y resultados experimentales. En este caso las implementaciones se realizaron sobre dispositivos de lógica programable. / Time resolution is one of the main factors limiting the performance of digital systems. Due to this, the addition of modules that have high resolution in the time domain within standard structures has awakened great interest in recent years. These blocks can be used to improve the coding of binary signals (by increasing quantization levels) or to reduce distortion in some digital modulations, among other applications. In this thesis, the subject is addressed from different approaches. Two integrated circuits were manufactured to evaluate a novel circuit diagram, which allows obtaining a programmable time delay in the order of picoseconds, adjustable in a given range to provide greater versatility under different operating conditions. Its control and calibration are done using binary words, which allows its integration in more complex fully-digital systems. Both integrated circuits were used in different variants of pulse width modulators, achieving a better performance than conventional architectures due to the greater precision in the positioning of the signal edges. Likewise, a new modulation technique suitable for the implementation of a fully digital radio frequency transmitter is presented. The proposed architecture displays a performance comparable to other techniques used nowadays, demonstrated with a complete analysis that includes simulations and experimental results. In this case, implementations were carried out on programmable logic devices.

Con la reciente popularidad y consecuente aumento en la cantidad de dispositivos electrónicos multimedia interconectados a través de internet, resulta necesario producir sistemas mas eficientes desde el punto de vista energético. Para ello, es fundamental el diseño de dispositivos de bajo consumo con capacidad de procesamiento local que permitan reducir la transferencia de datos a través de la nube. Es por eso que en esta tesis se presenta el desarrollo de arquitecturas digitales energéticamente eficientes para el procesamiento de imágenes. Los diferentes sistemas se basan en la utilización de estructuras neuronales celulares (CNN) donde el procesamiento es realizado de manera distribuída por un arreglo de celdas idénticas. Cada celda evoluciona conforme a su propio estado y al de sus celdas contiguas utilizando funciones de transferencia lineales a tramos (PWL). Bajo este paradigma, se diseñan y fabrican dos circuitos integrados. El primero, realizado en una tecnología CMOS de 180nm, contiene un arreglo de 56 x 56 celdas que procesa imágenes binarias. El segundo, fabricado en 55nm, utiliza un vector de 64 celdas para procesar imágenes multibit alojadas en una memoria local. Posteriormente se presenta un nuevo algoritmo de cómputo utilizando una subclase de funciones lineales a tramos que exhiben cierto tiepo de simetría, lo cual permite expandir el número de celdas de la vecindad y reducir la cantidad de parámetros necesarios para el procesamiento. Se dise~nan y se fabrican dos nuevos procesadores de arquitecturas homólogas a las anteriores, donde se utilizan vecindades extendidas de 8 celdas, que implementan la nueva estructura de cálculo PWL simétrica. El primero, que procesa imágenes binarias utilizando un arreglo de 48 x 48 celdas, fue fabricado en una tecnología de 55nm; mientras que el segundo, de procesamiento multibit, fue fabricado en una tecnología de 130nm. Finalmente, se muestra el dise~no de tres procesadores de alta capacidad de cómputo para el procesamiento no-lineal y lineal de datos, en el marco del desarrollo de un sistema 2.5D muti-chip multi-procesador, fabricado en una tecnología de 55nm, llevado a cabo conjuntamente con la Universidad de Johns Hopkins. / With the increasing popularity of multimedia electronic devices interconnected through internet, it is mandatory to build power efficient systems. It is therefore necessary to design low power devices for local processing in order to reduce the data trafic in the cloud. Consequently, this thesis presents the development of highly energy efficient digital architectures for image processing. The proposed systems are based on cellular neural networks (CNN) structures, which are comprised by an array of dynamical cells with the same behaviour. Each cell computes a multivariate piecewise linear function that involves its own state value and the nearest neighboring cells' state value. Within this paradigm, two integrated circuits were designed and fabricated. The first was designed in a 180nm CMOS technology and implements a 56 x 56 cell array that process binary images; whereas the second, fabricated in 55nm, processes locally stored grayscale images through a 64-cell vector. Subsequently, a new algorithm to compute a simplicial piecewise linear function approximation of a symmetric non-linear function is presented, resulting in a reduction of the number of parameter needed for a computation and hence, an increase of the number of elements that make up the neighborhood. Thus, based on the previously proposed architectures, two processors were designed implementing the new symmetric function algorithm scheme in a eight-neighbor configuration. The one that processes binary images was fabricated in 55nm and is comprised by a 48 x 48 cell array. On the other hand, a vector based chip for muti-bit image processing was taped out in 130nm. Finally, the design of three high-performance processors for linear and non-linear data processing is shown, in the context of the development of a 2.D multi-module heterogeneous multi-processor chip, fabricated in 55nm in cooperation with Johns Hopkins University.

En esta tesis se presenta el análisis de paralelismo en sus diferentes niveles para una Sistema en Chip que consta de múltiples procesadores y una memoria de almacenamiento de datos de alta densidad. El objetivo es utilizar el paralelismo como una estrategia para reducir el consumo de energía de las arquitecturas de cómputo VLSI. En particular, se describe la aplicación de técnicas de paralelismo en una arquitectura de reconocimiento automático de voz y su integración en el sistema mencionado implementado en una tecnología CMOS de 55nm. Se describe la aplicación del paralelismo a nivel micro-arquitectura y a nivel de Sistema y se analiza el punto óptimo de paralelismo para obtener una arquitectura de cómputo eficiente desde el punto de vista de tiempo de procesamiento y consumo de energía. / In this thesis an analysis of data parallelism implemented in a System on Chip that integrates multiple processing cores and a high density memory is presented. The aim of this work is to optimally utilize dfferent levels of spatial parallelism as a strategy to reduce energy consumption of the whole architecture. The core chosen for this work is an automatic speech recognition architecture integrated in the mentioned System and implemented in a technology CMOS node of 55 nm. Parallelism is included at the microarchitecture level and also at the multiple core chip level. An analysis of the optimal point of the applied parallelism that provides an architecture that minimizes both the energy consumption and the processing time simultaneously is presented.

Los dispositivos CCDs (por las siglas en inglés de Charge Coupled Devices) son aún hoy en día la tecnología líder para la toma de imágenes de baja distorsión y son ampliamente utilizados en aplicaciones de astronomía en el rango de la luz visible y en el infrarrojo cercano. En esta tesis se estudia y desarrolla su utilización para la detección de otras partículas diferentes a los fotones de luz, en particular para partículas con muy poca probabilidad de detección y muy poca deposición de energía logrando que esta nueva tecnología presente una ventaja respecto a detectores disponibles hoy en día. Los resultados de esta tesis son la base del desarrollo de una aplicación de un sistema de CCDs para la detección de neutrinos provenientes de un reactor nuclear. Se estudian las características principales de los CCDs que los hacen aptos para esta novedosa aplicación, y se encuentra que la mayor limitante de su rendimiento es el ruido de lectura agregado por su etapa de salida. Se desarrolla una técnica para reducir su incidencia, y mejorar así la capacidad de detección. A partir de estas características se analiza la capacidad de los CCD para detectar neutrinos provenientes de un reactor nuclear por medio de la interacción coherente entre el neutrino y los núcleos de los átomos de silicio. Para optimizar la detección de eventos de este tipo en las imágenes de salida, se deriva un modelo matemático que estudia el mecanismo de generación de carga en el CCD y se desarrolla una técnica de calibración que permite obtener información de la profundidad a la que se produce la ionización Estos resultados se plasmaron en el desarrollo de un prototipo instalado en la Central Nuclear Almirante Álvaro Alberto, en Angra dos Reis, Brasil. Se muestran algunos resultados preliminares obtenidos con este prototipo, y se comentan las mejoras que se realizarán próximamente en este sistema. / Charge Coupled Devices are still nowadays the best available technology for low distortion digital imaging applications and are extensively used for ground and spacebased astronomy for visible light and near infrared. In this thesis, studies to extent its use to applications for the detection of particles different to light photons are presented, in particular for those particles having low probability of interaction and small deposition of energy for which this technology presents advantages over available detectors. These studies are the base for the development of a CCD system aiming the detection of low energy neutrinos coming out from a nuclear reactor. The most important aspects of scientific CCDs for particle detection are revisited, and its main detection limitation produced by the readout noise added by the output amplifier of the device is explained. A technique to reduce the effect of this noise and to improve the detection performance is developed. The main features of CCDs are then used to analyze the feasibility of detecting low energy neutrinos through their coherent scattering with nuclei. A mathematical model of the expected signal in the output images is obtained and a new technique for the calibration of the CCDs to obtained the depth of the interaction in the silicon is developed. This result is used to improve the detection performance of the system The first CCD system prototype for this application is presented together with some details of its installation at Central Nuclear Almirante Alvaro Alberto in Angra dos Reis, Brazil, and some preliminary results are discuSSED.

El objetivo de la presente investigación es determinar si es factible implementar el suelocemento como material de construcción en viviendas de bajo costo en el Perú. Se pretende mitigar la situación generada por dos contextos claramente marcados. El primero de ellos se refiere a la falta de vivienda, tanto cualitativa como cuantitativamente, que hay en el país, y el segundo alude a la falta de oferta inmobiliaria para los sectores socio-económicos bajos. En respuesta a la problemática indicada en el párrafo anterior, la investigación considera el uso del suelo-cemento en un sistema constructivo (albañilería reforzada con malla exterior) con poca variación en relación a la construcción tradicional con adobe, típica en nuestro país. En el desarrollo de la investigación se presenta una revisión bibliográfica con los aspectos más resaltantes del material suelo-cemento. Luego, se propone un módulo de vivienda para comparar las técnicas constructivas del suelo-cemento con las de la albañilería confinada de ladrillos de arcilla, así como los costos asociados a cada uno de los sistemas. Adicionalmente, se plantea un conjunto de recomendaciones que sirvan de pautas básicas para la elaboración de una norma nacional de suelo-cemento, con un enfoque empírico. Finalmente, se anotan las conclusiones más resaltantes del análisis indicado.

This doctoral thesis describes the development of several catalytic systems containing imidazolium salts. It has been divided into four chapters: Chapter 1 describes a novel low transition temperature mixture (LTTM) based on 1-(methoxycarbonylmethyl)-3-methylimidazolium chloride and urea. The LTTM was characterized and then applied to the oxidation of boron compounds (i.e., boronic acids, boronic esters and trifluoroborates) to the corresponding alcohols, obtaining excellent results in short reaction times. The system, which acts as a co-solvent as well as source of oxidizer, achieved three synthetic cycles with a single imidazolium loading, greatly reducing the environmental impact of the protocol. Chapter 2 compiles our findings about the use of a LTTM based on iron(III) and 1-butyl-3-(methoxycarbonylmethyl)imidazolium chloride as a catalyst for the synthesis of quinazolines. The mixture, named IBIS, presents a bifunctional character as both Lewis acid and redox catalyst, affording the desired products in moderate to excellent yields using air as the terminal oxidant in the absence of solvent. In addition, a methodology for the direct synthesis of 2-arylquinazolines from 2-nitrobenzaldehydes is presented and discussed. Chapter 3 details the study of ionic organic solids (IOS) as metal-free heterogeneous catalysts. The IOS 1,3-bis(carboxymethyl)imidazolium chloride effectively catalyzed the C-3 allylation of indoles, providing a single regioisomer in up to quantitative yields and often, pure after simply filtering off the catalyst. The reaction could be performed in gram scale and the catalyst could be reused up to 5 consecutive times without loss of activity. The protocol was then extended to other π-excessive heterocycles, which experienced selective N-allylation. Overall, this methodology proved to be significantly superior in terms of sustainability than those reported in the literature. This chapter also presents the first synthesis of 1,3-bis(sulfomethyl)imidazole and a comparative study of its catalytic activity against carboxy-based IOS in the synthesis of quinolines as well as the allylation reaction discussed above. Chapter 4 describes the synthesis and characterization of a series of metal-organic frameworks based on 1,3-bis(carboxymethyl)imidazole and zirconium salts using a water-based methodology, as well as the preparation and study of a series of metal-organic gels based on the same components. The project is still ongoing, so only preliminary results are discussed. Sustainability metrics were calculated in all the above-mentioned projects, in order to unbiasedly assess the environmental impact of our synthetic protocols, as well as to compare with previously reported methodologies. / This work has been possible thanks to funding from the Spanish Ministerio de Ciencia, Innovación y Universidades (PGC2018-096616-B-I00), the Spanish Ministerio de Ciencia e Innovación (PID2021-127332NB-I00), the Generalitat Valenciana (AICO/2021/013 and IDIFEDER/2021/013) and the University of Alicante (VIGROB-316, UADIF20-106, UAUSTI21-15). The author wishes to express his gratitude to the Institute of Organic Synthesis, for a research contract (I-PI/57-20), the Institute of Electrochemistry (I-PI 55/19) and to the University of Alicante-Banco Santander consortium for a grant to carry out a three-month research stay at Gothenburg University, Sweden.

El informe de este Plan de Acción responde a la necesidad de solucionar una problemática que acarrea desde décadas en la escuela y que no permite el avance de los aprendizajes en los estudiantes ocasionando un deficiente nivel de logro de los mismos que es la inadecuada aplicación de los procesos didácticos en las sesiones de aprendizaje. Asumiendo mi rol como líder pedagógico de promover y participar en el aprendizaje y desarrollo de los docentes teniendo como base los enfoques de gestión para enfrentar este problema , establecemos como principal objetivo fortalecer las competencias pedagógicas de los docentes en la aplicación de los procesos didácticos en sus sesiones de aprendizaje y los objetivos específicos ; empoderar a los docentes en la aplicación de los procesos didácticos en sus sesiones de aprendizaje ,realizar monitoreo y acompañamiento pedagógico e integrar a los docentes en el trabajo colegiado , por lo que recurrí a las teorías científicas como la del Aprendizaje Significativo de David Ausubel, el enfoque por competencias , el Marco del Buen desempeño docente y directivo y sobre todo los módulos de aprendizaje del Diplomado en Gestión Escolar y Segunda Especialidad en Gestión Escolar con liderazgo Pedagógico que sirven de mucho apoyo para materializar la propuesta de solución , y través de un estructurado plan de fortalecimiento de las competencias pedagógicas poder empoderar al personal en la aplicación de los procesos didácticos para mejorar el nivel de logro de aprendizajes en los estudiantes de la escuela.

El presente trabajo de investigación es el fruto de un estudio minucioso referido a un problema priorizado con respecto a la didáctica en la I.E, Nº 11539 “Nuestra Señora de la Paz” de Motupillo y que urge ser tratado debido a que puede ser una de las principales causas del bajo nivel de rendimiento escolar en nuestros estudiantes, en el área de comunicación. Es por ello que se está proponiendo un Plan de Fortalecimiento, el mismo que está basado en la normatividad vigente así como en los principios y fines de la educación peruana, los compromisos de gestión escolar, el Marco del Buen desempeño Docente y Directivo y en el Liderazgo Pedagógico. En tal sentido, la propuesta diseñada tiene como principal objetivo elevar el nivel de aprendizaje de nuestros estudiantes, a partir del fortalecimiento en el dominio de los procesos didácticos en los docentes. Para ello el estudio se ha basado en el enfoque de gestión de procesos, el enfoque territorial, y el enfoque de liderazgo y a la vez que se ha tomado como referencia algunas experiencias exitosas en otros contextos y que han tenido como resultado mejoras en las competencias de comunicación. Con el fin de obtener la información necesaria, se aplicó una guía de entrevista a docentes y estudiantes y cuyos resultados fueron tratados en el cuadro de categorización. A partir de este análisis, se ha arribado a la conclusión que es urgente, necesario y pertinente ejecutar y desarrollar el Plan con el fin de atender la problemática y cumplir con el objetivo propuesto.

Este trabajo de investigación describe el funcionamiento de los circuitos que permiten la generación de un voltaje de referencia estable ante variaciones en la temperatura y el voltaje de alimentación. Las topologías clásicas de circuitos de voltaje de referencia limitan el voltaje que entregan a valores cercanos a 1.2 V, impidiendo que aplicaciones de menor voltaje puedan hacer uso de dichos circuitos. El principal inconveniente yace en que las topologías clásicas de estos circuitos limitan el voltaje que entregan a valores cercanos a 1.2 V. Actualmente muchos circuitos integrados se diseñan para operar con voltajes menores a 1.2 V, de modo que es necesario plantear las consideraciones que permitan el diseño de un circuito de voltaje de referencia de bajo voltaje. El propósito de este trabajo de investigación es exponer los fundamentos para el diseño de un circuito de voltaje de referencia. Se desarrolla la teoría que permite la obtención de un voltaje independiente de la temperatura. Posteriormente se analizan dos topologías: una convencional y otra de bajo voltaje. Esta última sirve de referencia para el diseño de voltaje de referencia de bajo voltaje. En la parte final de esta investigación se enuncian conclusiones sobre el marco teórico revisado. También se mencionan recomendaciones para el diseño de un circuito de bajo voltaje.