El filtro mediano es una de las operaciones básicas en el procesamiento de imágenes digitales, su función es la de eliminar el ruido impulsivo sin alterar la información de la imagen. A pesar de estas características, su uso se ve restringido debido al alto costo computacional del filtro. Las propuestas tradicionales de solución, consisten en disminuir la complejidad del algoritmo del filtro mediano, y en vectorizar los algoritmos existentes. Esta vectorización se realiza al utilizar las unidades SIMD (Single Instruction Multiple Data - Instrucción Única Múltiples Datos) de los procesadores modernos. Ésta les permite realizar una misma operación a un conjunto, o vector, de datos de manera simultánea, con lo que se obtiene un mejor desempeño computacional. En el presente trabajo se implementa el filtro mediano con el algoritmo vectorial propuesto por Kolte [1], el cual aprovecha las ventajas de las unidades SIMD. La eficiencia computacional de la implementación realizada se compara con el algoritmo Filtro Mediano en Tiempo Constante, propuesto recientemente por Perreault [2], el cual presenta una complejidad de O(1). La implementación realizada es 75 y 18.5 veces mas rápida que la implementación de referencia, para áreas de análisis de 3 x 3 y 5 x 5 respectivamente. Se concluye además que la vectorización de un algoritmo no necesariamente obtiene los mismos resultados que un algoritmo diseñado específicamente para ser implementado en unidades vectoriales [3]. / Tesis

Los diversos acontecimientos a nivel mundial, tales como el calentamiento global, la contaminación, escasez de recursos no renovables, la gran demanda energética, o simplemente aquellos lugares que no poseen suministro eléctrico, ya sea por razones geográficas o por elevados costos de instalación, motivan a miles de personas y entidades empresariales por la búsqueda de alternativas energéticas limpias y eficientes tales como la energía solar. El Perú, gracias a su situación geográfica, es uno de los países con mayor capacidad de aprovechamiento de este tipo de energía. Para captar la radiación solar se utilizan concentradores solares, pero la potencia y orientación de esta varía según el día del año, la hora, las condiciones atmosféricas y la latitud del lugar de posición del concentrador solar. Por estos cambios en la orientación, la energía solar obtenida por concentradores con seguidores solares es superior a la obtenida por concentradores fijos. Esta tesis tiene como objetivo principal diseñar e implementar un seguidor solar para el control electrónico de un reflector parabólico tipo Scheffler. Este reflector solar, construido por el GRUPO PUCP, tiene como fin cocinar con la energía del Sol en zonas rurales de la manera más cómoda, barata y eficiente posible. El estudio se estructuró en cuatro capítulos. En el capítulo I se hace una introducción a los conceptos básicos sobre energía solar, además de la descripción y necesidad del tema en estudio. En el capítulo II se estudia el estado del arte, los antecedentes, y todo lo existente en materia de seguidores solares, también se plantean los Objetivos generales y específicos. En el capítulo III se realiza la selección del método de seguimiento y la implementación del seguidor solar, gobernado por un microcontrolador PIC sobre un actuador hecho con un motor CC que posiciona el concentrador solar realizando un seguimiento de la trayectoria del sol, con respecto al plano terrestre. Por último en el capítulo IV se efectúa un análisis final de los resultados, asimismo se presentan las conclusiones y sugerencias del estudio realizado para trabajos futuros en esta materia. / Tesis

El documento digital no refiere asesor / Publicación a texto completo no autorizada por el autor / Desarrolla el diseño de un procesador segmentado con la finalidad de ayudar a los estudiantes en el aprendizaje del desempeño de este tipo de procesadores, principalmente cuando se presentan conflictos con relación a la secuencia de instrucciones utilizadas y sus dependencias. Para ello se utilizan técnicas hardware, tales como el adelantamiento de datos, inserción de burbujas, y anticipación de riesgos. Estos métodos se aplican para la arquitectura MIPS que consta de una segmentación de 5 etapas y cumple con las características de la arquitectura ISA tipo RISC empleada ampliamente en la temática de “Arquitectura de Computadoras”. El método empleado es desarrollar cada vez una nueva versión del procesador adaptado para solucionar el nuevo paradigma mostrando la mejora en su desempeño luego de hacerlo, así tendremos una versión que muestra la solución por riesgos de dependencia de datos. Otra versión del procesador para el caso en que una instrucción dependa del dato de una instrucción de carga, para finalmente realizar una última versión que solucione las dependencias debido a las bifurcaciones, que vienen a ser las más características y que presenta dificultad de asimilar en esta parte de la temática, tanto por la poca afición a la lectura del estudiantado como a la baja comprensión lectora que se tiene. El proceso de ver los eventos y simularlos más que solo verlos estáticamente permitirá una mejor y rápida comprensión de estos fenómenos así como su interacción al modificar los programas y el hardware del procesador respectivo. / Tesis

Tesis

Con la reciente popularidad y consecuente aumento en la cantidad de dispositivos electrónicos multimedia interconectados a través de internet, resulta necesario producir sistemas mas eficientes desde el punto de vista energético. Para ello, es fundamental el diseño de dispositivos de bajo consumo con capacidad de procesamiento local que permitan reducir la transferencia de datos a través de la nube. Es por eso que en esta tesis se presenta el desarrollo de arquitecturas digitales energéticamente eficientes para el procesamiento de imágenes. Los diferentes sistemas se basan en la utilización de estructuras neuronales celulares (CNN) donde el procesamiento es realizado de manera distribuída por un arreglo de celdas idénticas. Cada celda evoluciona conforme a su propio estado y al de sus celdas contiguas utilizando funciones de transferencia lineales a tramos (PWL). Bajo este paradigma, se diseñan y fabrican dos circuitos integrados. El primero, realizado en una tecnología CMOS de 180nm, contiene un arreglo de 56 x 56 celdas que procesa imágenes binarias. El segundo, fabricado en 55nm, utiliza un vector de 64 celdas para procesar imágenes multibit alojadas en una memoria local. Posteriormente se presenta un nuevo algoritmo de cómputo utilizando una subclase de funciones lineales a tramos que exhiben cierto tiepo de simetría, lo cual permite expandir el número de celdas de la vecindad y reducir la cantidad de parámetros necesarios para el procesamiento. Se dise~nan y se fabrican dos nuevos procesadores de arquitecturas homólogas a las anteriores, donde se utilizan vecindades extendidas de 8 celdas, que implementan la nueva estructura de cálculo PWL simétrica. El primero, que procesa imágenes binarias utilizando un arreglo de 48 x 48 celdas, fue fabricado en una tecnología de 55nm; mientras que el segundo, de procesamiento multibit, fue fabricado en una tecnología de 130nm. Finalmente, se muestra el dise~no de tres procesadores de alta capacidad de cómputo para el procesamiento no-lineal y lineal de datos, en el marco del desarrollo de un sistema 2.5D muti-chip multi-procesador, fabricado en una tecnología de 55nm, llevado a cabo conjuntamente con la Universidad de Johns Hopkins. / With the increasing popularity of multimedia electronic devices interconnected through internet, it is mandatory to build power efficient systems. It is therefore necessary to design low power devices for local processing in order to reduce the data trafic in the cloud. Consequently, this thesis presents the development of highly energy efficient digital architectures for image processing. The proposed systems are based on cellular neural networks (CNN) structures, which are comprised by an array of dynamical cells with the same behaviour. Each cell computes a multivariate piecewise linear function that involves its own state value and the nearest neighboring cells' state value. Within this paradigm, two integrated circuits were designed and fabricated. The first was designed in a 180nm CMOS technology and implements a 56 x 56 cell array that process binary images; whereas the second, fabricated in 55nm, processes locally stored grayscale images through a 64-cell vector. Subsequently, a new algorithm to compute a simplicial piecewise linear function approximation of a symmetric non-linear function is presented, resulting in a reduction of the number of parameter needed for a computation and hence, an increase of the number of elements that make up the neighborhood. Thus, based on the previously proposed architectures, two processors were designed implementing the new symmetric function algorithm scheme in a eight-neighbor configuration. The one that processes binary images was fabricated in 55nm and is comprised by a 48 x 48 cell array. On the other hand, a vector based chip for muti-bit image processing was taped out in 130nm. Finally, the design of three high-performance processors for linear and non-linear data processing is shown, in the context of the development of a 2.D multi-module heterogeneous multi-processor chip, fabricated in 55nm in cooperation with Johns Hopkins University.

El filtro mediano es una de las operaciones básicas en el procesamiento de imágenes digitales, su función es la de eliminar el ruido impulsivo sin alterar la información de la imagen. A pesar de estas características, su uso se ve restringido debido al alto costo computacional del filtro. Las propuestas tradicionales de solución, consisten en disminuir la complejidad del algoritmo del filtro mediano, y en vectorizar los algoritmos existentes. Esta vectorización se realiza al utilizar las unidades SIMD (Single Instruction Multiple Data - Instrucción Única Múltiples Datos) de los procesadores modernos. Ésta les permite realizar una misma operación a un conjunto, o vector, de datos de manera simultánea, con lo que se obtiene un mejor desempeño computacional. En el presente trabajo se implementa el filtro mediano con el algoritmo vectorial propuesto por Kolte [1], el cual aprovecha las ventajas de las unidades SIMD. La eficiencia computacional de la implementación realizada se compara con el algoritmo Filtro Mediano en Tiempo Constante, propuesto recientemente por Perreault [2], el cual presenta una complejidad de O(1). La implementación realizada es 75 y 18.5 veces mas rápida que la implementación de referencia, para áreas de análisis de 3 x 3 y 5 x 5 respectivamente. Se concluye además que la vectorización de un algoritmo no necesariamente obtiene los mismos resultados que un algoritmo diseñado específicamente para ser implementado en unidades vectoriales [3].

Los diversos acontecimientos a nivel mundial, tales como el calentamiento global, la contaminación, escasez de recursos no renovables, la gran demanda energética, o simplemente aquellos lugares que no poseen suministro eléctrico, ya sea por razones geográficas o por elevados costos de instalación, motivan a miles de personas y entidades empresariales por la búsqueda de alternativas energéticas limpias y eficientes tales como la energía solar. El Perú, gracias a su situación geográfica, es uno de los países con mayor capacidad de aprovechamiento de este tipo de energía. Para captar la radiación solar se utilizan concentradores solares, pero la potencia y orientación de esta varía según el día del año, la hora, las condiciones atmosféricas y la latitud del lugar de posición del concentrador solar. Por estos cambios en la orientación, la energía solar obtenida por concentradores con seguidores solares es superior a la obtenida por concentradores fijos. Esta tesis tiene como objetivo principal diseñar e implementar un seguidor solar para el control electrónico de un reflector parabólico tipo Scheffler. Este reflector solar, construido por el GRUPO PUCP, tiene como fin cocinar con la energía del Sol en zonas rurales de la manera más cómoda, barata y eficiente posible. El estudio se estructuró en cuatro capítulos. En el capítulo I se hace una introducción a los conceptos básicos sobre energía solar, además de la descripción y necesidad del tema en estudio. En el capítulo II se estudia el estado del arte, los antecedentes, y todo lo existente en materia de seguidores solares, también se plantean los Objetivos generales y específicos. En el capítulo III se realiza la selección del método de seguimiento y la implementación del seguidor solar, gobernado por un microcontrolador PIC sobre un actuador hecho con un motor CC que posiciona el concentrador solar realizando un seguimiento de la trayectoria del sol, con respecto al plano terrestre. Por último en el capítulo IV se efectúa un análisis final de los resultados, asimismo se presentan las conclusiones y sugerencias del estudio realizado para trabajos futuros en esta materia.

En la actualidad, existe un exceso en la cantidad de vehículos que circulan diariamente por las calles de la ciudad de Lima. Esto trae como consecuencia un incremento el flujo vehicular y el tiempo promedio que le toma desplazarse a una persona hacia sus actividades cotidianas generando retrasos e incomodidades en general. Por esta razón, se presenta este proyecto utilizando tecnología moderna que ayude a solucionar este problema. El proyecto Sistema Inteligente de Gestión de Tráfico (SIGT), tiene como objetivo implementar un sistema inteligente de gestión basado en Intel Galileo que sirva como apoyo en el manejo del tráfico vehicular de la ciudad de Lima. Este proyecto se desarrolló utilizando como base la tecnología Intel Galileo Board, placa de desarrollo de la familia Arduino, sobre la cual se implementó un algoritmo de toma de decisiones basado en la longitud de colas de tráfico en una intersección siguiendo las pautas del profesor de Ingeniería del Tránsito, Manuel Silvera y procesamiento de imágenes utilizando librerías de OpenCV para detectar la cantidad de vehículos. Por otro lado, con el fin de dar solidez al algoritmo desarrollado y realizar las pruebas respectivas, se realizó un estudio del flujo vehicular entre los cruces de la Av. Camino Real con Ca. Choquehuanca y con la Ca. Lizardo Alzamora del distrito de San Isidro determinando de esta forma todas las variables y valores necesarios para el algoritmo. De las diversas pruebas realizadas se obtuvo que el tiempo de espera asignado por el sistema de gestión propuesto en los diferentes escenarios fue menor que el sistema estático de gestión actual. Para el sistema actual los tiempos fijos de espera asignados, es decir el tiempo de verde para el acceso al cual da prioridad y rojo para el contrario, son de 60 segundos para Camino Real y 45 segundos para Choquehuanca, sin importar el escenario. Por otro lado, para el caso del sistema propuesto, tomando en cuenta una longitud cola de tránsito de 5 para Camino Real y 11 para Choquehuanca, el tiempo asignado de espera asignado fue de 30 segundos, es decir 30 segundos de verde para Camino Real y 30 segundos de rojo para Choquehuanca, observando una disminución del 50% con respecto al tiempo de espera fijo asignado anteriormente. Cabe resaltar que esta mejora en la disminución del tiempo de espera varía según el escenario. Se espera que el proyecto desarrollado sea aplicado en todas las avenidas de la ciudad de Lima, para lograr un control eficiente del tráfico vehicular sobre toda la ciudad. Asimismo, se espera que este proyecto pueda ser utilizado como base para la implementación de nuevas funcionalidades compatibles. / Nowadays, there is an excess in the amount of vehicles that transit daily through the streets of the city of Lima. This results in an increment of the vehicular flow and the average time that takes a person to travel to attend their regular activities generating delays and discomfort in general. For this reason, this project is presented using modern technology to help solve this problem. The project Smart Traffic Management System (SIGT for its Spanish acronym) has the objective of implementing a smart management system based on the Intel Galileo board that serves as a support in the handling of the vehicular traffic in the city of Lima. This project was developed using the Intel Galileo Board technology, development board of the Arduino family, in which we implemented a decision-making algorithm based on the longitude of the traffic queues in an intersection following the directives of the Transit Engineering professor, Manuel Silvera, and image processing using the OpenCV libraries to detect the number of vehicles. On the other side, with the goal of giving solidity to the developed algorithm and making the respective tests, we made a vehicular flow study at the intersections of Camino Real av. and Choquehuanca St. and Camino Real av. and Lizardo Alzamora St. in the district of San Isidro getting all the necessary variables and values needed by the algorithm. From the diverse test made we obtained that the waiting time assigned for the management system proposed in different scenarios was lesser than the current management system. For the current system, the fixed waiting times assigned, meaning the green time for the prioritized access and the red time for the other, are 60 seconds for Camino Real and 45 seconds for Choquehuanca, no matter the scenario. On the other side, for the proposed system, taking into consideration a transit queue length of 5 for Camino Real and 11 for Choquehuanca, the waiting time assigned was 30 seconds, meaning 30 seconds green time for Camino Real and 30 seconds red time for Choquehuanca, thus having a reduction of 50% compared to the previous fixed times. It should be pointed out that this improvement varies according to the scenario. It is expected that the project is going to be applied in all the Lima city avenues, to achieve an efficient control of the vehicular traffic over all the city. Likewise, it is expected that this project will be used as a base for the implementation of new compatible functionalities.

En la última década los ingenieros informáticos se han enfrentado a profundos cambios en el modo en que se diseñan y fabrican los microprocesadores. Los nuevos procesadores no solo deben ser más rápidos que los anteriores, también deben ser factibles en términos de energía y disipación térmica, sobre todo en dispositivos que trabajan con baterías. Los problemas relacionados con consumo y temperatura son muy comunes en estos procesadores. En esta Tesis analizamos el rendimiento, consumo energético y precisión de diferentes mecanismos de reducción de consumo y descubrimos que no son suficientemente buenos para adaptarse a un límite de consumo con una penalización de rendimiento razonable. Para solucionar este problema proponemos diversas técnicas a nivel de microarquitectura que combinan de manera dinámica varios mecanismos de reducción de consumo para obtener una aproximación al límite de consumo mucho más precisa con una penalización de rendimiento mínima. / In the last decade computer engineers have faced changes in the way microprocessors are designed. New microprocessors do not only need to be faster than the previous generation, but also be feasible in terms of energy consumption and thermal dissipation, especially in battery operated devices. In this Thesis we worked in the design, implementation and testing of microarchitecture techniques for accurately adapting the processor performance to power constraints in the single core scenario, multi-core scenario and 3D die-stacked core scenario. We first designed “Power-Tokens”,to approximate the power being consumed by the processor in real time. Later we proposed different mechanisms based on pipeline throttling, confidence estimation, instruction criticality information, to adapt the processor to a predefined power budget . We also propose some layout optimizations for 3D die-stacked vertical designs.