Dans le cas des générations de transistors sub-14nm, l’intégration de contacts métalliques classiques soumis aux limitations de la lithographie optique ne permet pas d’atteindre les performances d’alignement requises par les règles de dessin (pitch de grille 64nm en FDSOI 10nm) et les rendements industriels. Dans le cadre de ce travail de thèse, une nouvelle architecture de contacts auto-alignés (Self-Aligned Contacts ou SAC) est adressée pour les technologies FDSOI CMOS. Tout d’abord, nous avons proposé et validé l’intégration d’un module SAC dans une route CMOS FDSOI 14nm. Nous avons aussi démontré morphologiquement la faisabilité de contacts SAC pour des pitchs plus agressifs (noeud technologique 10nm). Par le biais de simulations numériques (TCAD et SPICE) l’impact de l’intégration des contacts auto-alignés sur les performances du transistor et du circuit, en termes de capacités parasites notamment, a ensuite été évalué dans le cas de la technologie 10nm FDSOI. Finalement, différentes techniques de transfert de contraintes mécaniques dans le canal du transistor ont été analysées en vue d’améliorer les performances de PFET en 10nm FDSOI. La génération des contraintes mécaniques via les contacts sur source-drain a également été investiguée. / For sub-14nm transistor generations, the integration of classical metallic contacts subjected to optical lithography limitations prevents the fulfillment of alignment performance required by design rules (64nm gate pitch for the 10nm node) and industrial yields. In the frame of this PhD. work, an original transistor architecture featuring self-aligned contacts (SAC) is studied for CMOS FDSOI technologies. First, a SAC module has been integrated and validated on a CMOS 14nm FDSOI process flow. The feasibility of SAC integration at a more aggressive gate pitch (10nm node) has also been demonstrated morphologically. The impact of such integration on the transistor and circuit performance, in terms of parasitic capacitances especially, has been evaluated through numerical simulations (TCAD, SPICE) in the case of the 10nm FDSOI technology. Finally, several techniques inducing mechanical stress within the transistor channel have been analyzed in order to improve the device performance. Among those, the use of contacts on source-drain to induce such stress has been particularly investigated.

Cette thèse présente une méthode performante pour le calcul des capacités parasites dues aux interconnexions des circuits intégrés. Il s'agit de calculer la charge des conducteurs, comme la dérivée normale à la surface de ces conducteurs, du potentiel solution de l'équation de Laplace sur des couches horizontales, la valeur du potentiel étant fixée constante sur chaque conducteur. La difficulté de la résolution numérique provient de la complexité des structures : sur une portion de circuit d'une surface d'un centimètre carré et d'une hauteur de quelques microns, il peut y avoir plus d'un kilomètre d'interconnexions, c'est-à-dire de fils conducteurs enchevêtrés. Une méthode de domaines fictifs avec multiplicateurs de Lagrange surfaciques est utilisée. Elle donne une formulation mixte du problème, couplant le potentiel sur un domaine parallélépipédique contenant le circuit, et la charge à la surface des conducteurs. Nous en proposons une approximation, qui tient compte du saut du gradient du potentiel à travers la surface des conducteurs dans la discrétisation du potentiel, tout en menant à un système que l'on peut résoudre par une méthode rapide. Cette approximation garantit une bonne convergence du calcul de la charge vers la valeur réelle, sans condition de compatibilité contraignante entre les maillages de volume et de surface. Une implémentation efficace en dimension 3, avec laquelle nous avons effectué des tests numériques sur des structures réelles, permet de montrer l'intérêt de la méthode, en temps de calcul et en place mémoire.

Ce mémoire commence par une présentation de l'état de l'art en matière de circuits équivalents et de caractérisation expérimentale des composants bobinés. Il précise ensuite les modifications à apporter au circuit équivalent initial, pour des transformateurs à faible rendement et/ou faible couplage, ainsi que les méthodes de caractérisation expérimentale applicables à de tels composants. Les éléments du circuit équivalent du composant faisant l'objet de cette étude sont ensuite " évalués expérimentalement. La simulation, à l'aide du logiciel PSPICE, du comportement d'un circuit électronique intégrant ce composant est confrontée à l'expérience. Le gain en précision résultant de l'emploi d'un modèle adéquat pour chaque composant bobiné est ainsi mis en évidence. La suite de l'étude porte sur le calcul des éléments du circuit équivalent du transformateur à partir des données technologiques. Dans un premier temps, l'accent est mis sur les capacités parasites. En menant en parallèle une étude analytique et une modélisation électrostatique grâce au logiciel FLUX2D, l'incidence du mode de bobinage sur la valeur des capacités est analysée en détail. Des règles pratiques de bobinage, visant à diminuer ces capacités parasites, sont justifiées et appliquées à des prototypes industriels, avec succès. Le calcul des grandeurs magnétiques et des pertes à l'aide du logiciel FLUX2D, nécessite l'introduction d'une perméabilité complexe. Nous discutons alors de certaines limites de validité des méthodes classiques de caractérisation des matériaux magnétiques. Enfin, une méthode expérimentale originale, destinée à mesurer, à chaque fréquence, la résistivité et la perméabilité complexe d'un matériau magnétique conducteur linéaire est proposée et validée. Cette méthode est ensuite étendue au cas des matériaux composites (ferrites).

Face à la complexité grandissante des convertisseurs statiques présents dans tout système électrique, les ingénieurs de conception ont besoin d'outils de modélisation électromagnétique de plus en plus performants, notamment en ce qui concerne la Compatibilité ÉlectroMagnétique (CEM). L'objectif de ce travail est de prendre en compte, sous la forme de capacités parasites, les couplages électriques en haute fréquence dans la modélisation CEM de dispositifs d'électronique de puissance. Plusieurs formulations intégrales basées sur la Méthode des Moments, ainsi que l'Adaptive Multi-Level Fast Multipole Method ont été développées et validées pour l'extraction de ces capacités équivalentes. Cette dernière méthode, qui permet d'accélérer les temps de calcul tout en limitant la place mémoire nécessaire (pas de stockage de matrice pleine), a été adaptée au problème pour garantir une meilleure précision des résultats en fonction du maillage. Un prototype de cet algorithme de calcul a été intégré dans le logiciel InCa3D, basée sur la méthode PEEC, permettant ainsi de construire un schéma électrique équivalent à constantes localisées où les effets capacitifs sont couplés au modèle résistif et inductif de la structure. Plusieurs cas tests, issus de la littérature ou d'applications industrielles, ont été simulés par le biais de ces schémas équivalents, soit dans un solveur circuit soit dans InCa3D, afin d'évaluer leurs performances CEM conduites et rayonnées. Enfin, les comparaisons réalisées avec des mesures ont donné de bons résultats et valident ainsi l'approche proposée. Une telle stratégie peut aisément faire partie de toute modélisation de type système, car elle permet de traiter des dispositifs de complexité industrielle sur une large bande de fréquences avec un modèle léger.

Avec un encombrement minimal et rendement de 99% les transformateurs planars haute fréquence sont des solutions technologiques importantes pour les systèmes de conversion et de conditionnement de l'énergie électrique en électronique de puissance. L'objectif de l'étude consiste à rechercher un modèle du composant permettant à la fois de simuler son comportement dans un circuit d'électronique de puissance et d'optimiser ses performances lors de sa conception. Les modèles proposés prennent en compte les propriétés physiques et géométriques du composant. Les validations sont basées sur des confrontations avec les mesures. Une autre motivation forte de ce travail est que les modélisations numériques doivent prendre en compte simultanément les effets des courants induits et les capacités parasites, ce qui conduit, en haute fréquence, à des besoins prohibitifs en termes de capacité mémoire ou de temps de calcul. En se limitant aux transformateurs planar. La modélisation (dite LEEC) présentée ici s'appuie sur une discrétisation à échelle intermédiaire : spire par spire, c'est-à-dire couche par couche. Elle assemble deux approches analytiques déjà introduites par l'équipe : la première traite les aspects électrocinétiques (incluant les courants induits) et magnétiques et l'autre les aspects électrostatiques. Les circuits à constantes localisées basés sur la méthode LEEC montrent un très bon accord avec toutes les mesures jusqu'à 40 MHz. Des outils numériques sont aussi développés pour faciliter l'obtention de ces différents circuits en partant : soit de la description du composant, soit de mesures d'impédances. Pour compléter, la représentation des capacités d'un transformateur quelconque, développée en plusieurs étapes par l'équipe, est résumée et des précautions expérimentales originales appliquées à l'impédancemétrie sont exposées dans le détail. D'autres travaux visant à élargir le champ d'application de la méthode LEEC sont également présentés.

Les composants magnétiques en technologie planar répondent aux exigences actuelles de l'Electronique de Puissance (EP), à savoir la montée en fréquence de commutation des structures d'EP et la réduction du volume des convertisseurs. La première tendance impose des contraintes fortes en termes de compatibilité électromagnétique (CEM) des équipements. Ces dernières doivent être prises en compte par les ingénieurs dès la phase conception des convertisseurs en se basant sur des modèles fiables, peu développés pour les composants planar dans la littérature scientifique. Ce travail de thèse porte ainsi sur la modélisation des composants planar pour applications aux filtres CEM. Différentes méthodes sont développées au cours de cette thèse pour arriver à évaluer de manière fine les éléments parasites des inductances planar de mode commun : capacités parasites et inductances de fuite. Une partie du travail a porté sur la modélisation par circuits équivalents du comportement fréquentiel des inductances de MC. Une approche automatisée, basée sur un algorithme de fitting a ainsi été développée pour élaborer des circuits équivalents fiables et robustes. Des approches analytiques (Décomposition du Champ Electrique) et semi-analytiques (Fonctions de Green) ont aussi été proposées pour évaluer les valeurs des éléments parasites. La dernière partie de la thèse est plus orientée conception, avec la réalisation de deux structures de composants innovantes, la première se basant sur une technique de compensation des capacités parasites à l'aide d'éléments parasites structuraux et la seconde sur l'association de deux noyaux magnétiques, possédant matériaux et géométries différentes

Les composants magnétiques en technologie planar répondent aux exigences actuelles de l’Electronique de Puissance (EP), à savoir la montée en fréquence de commutation des structures d’EP et la réduction du volume des convertisseurs. La première tendance impose des contraintes fortes en termes de compatibilité électromagnétique (CEM) des équipements. Ces dernières doivent être prises en compte par les ingénieurs dès la phase conception des convertisseurs en se basant sur des modèles fiables, peu développés pour les composants planar dans la littérature scientifique. Ce travail de thèse porte ainsi sur la modélisation des composants planar pour applications aux filtres CEM. Différentes méthodes sont développées au cours de cette thèse pour arriver à évaluer de manière fine les éléments parasites des inductances planar de mode commun : capacités parasites et inductances de fuite. Une partie du travail a porté sur la modélisation par circuits équivalents du comportement fréquentiel des inductances de MC. Une approche automatisée, basée sur un algorithme de fitting a ainsi été développée pour élaborer des circuits équivalents fiables et robustes. Des approches analytiques (Décomposition du Champ Electrique) et semi-analytiques (Fonctions de Green) ont aussi été proposées pour évaluer les valeurs des éléments parasites. La dernière partie de la thèse est plus orientée conception, avec la réalisation de deux structures de composants innovantes, la première se basant sur une technique de compensation des capacités parasites à l’aide d’éléments parasites structuraux et la seconde sur l’association de deux noyaux magnétiques, possédant matériaux et géométries différentes / The magnetic components with planar technology join in the current trends in Power Electronics (PE), namely increasing the switching frequency of PE structures and reducing the size of the power converters. The first tendency imposes strong constraints in terms of electromagnetic compatibility of equipments. The latter has to be considered by engineers at the beginning of the design of Power converters on the basis of reliable models, which are not sufficiently developed for planar components in scientific literature. This PhD work thereby focuses on the modeling of planar components for the applications of EMI filters. Different methods are developed during this study in order to accurately evaluate the parasitic elements of planar common-mode chokes: parasitic capacitances and leakage inductances. A part of this dissertation concerns the equivalent circuit modeling of the frequency behavior of CM chokes. An automated approach, based on a fitting algorithm developed for elaborating reliable and robust equivalent circuits. Analytical approaches (Electric Field Decomposition) and semi-analytical (Green’s Function) are proposed as well for calculating the values of these parasitic elements. The last part of this dissertation is oriented to conception, with the realization of two structures of innovative components, the first one based on a parasitic capacitance cancellation technique using structural parasitic elements and the second one on the association of two magnetic cores with different materials and geometries

Avec un encombrement minimal et rendement de 99% les transformateurs planars haute fréquence sont des solutions technologiques importantes pour les systèmes de conversion et de conditionnement de l’énergie électrique en électronique de puissance. L’objectif de l’étude consiste à rechercher un modèle du composant permettant à la fois de simuler son comportement dans un circuit d’électronique de puissance et d’optimiser ses performances lors de sa conception. Les modèles proposés prennent en compte les propriétés physiques et géométriques du composant. Les validations sont basées sur des confrontations avec les mesures. Une autre motivation forte de ce travail est que les modélisations numériques doivent prendre en compte simultanément les effets des courants induits et les capacités parasites, ce qui conduit, en haute fréquence, à des besoins prohibitifs en termes de capacité mémoire ou de temps de calcul. En se limitant aux transformateurs planar. La modélisation (dite LEEC) présentée ici s’appuie sur une discrétisation à échelle intermédiaire : spire par spire, c’est-à-dire couche par couche. Elle assemble deux approches analytiques déjà introduites par l’équipe : la première traite les aspects électrocinétiques (incluant les courants induits) et magnétiques et l’autre les aspects électrostatiques. Les circuits à constantes localisées basés sur la méthode LEEC montrent un très bon accord avec toutes les mesures jusqu’à 40 MHz. Des outils numériques sont aussi développés pour faciliter l’obtention de ces différents circuits en partant : soit de la description du composant, soit de mesures d’impédances. Pour compléter, la représentation des capacités d’un transformateur quelconque, développée en plusieurs étapes par l’équipe, est résumée et des précautions expérimentales originales appliquées à l’impédancemétrie sont exposées dans le détail. D’autres travaux visant à élargir le champ d’application de la méthode LEEC sont également présentés. / With a small footprint and volumes and 99% efficiency the high frequency Planar transformers are solutions for major power conversion systems in power electronics. The objective of the study is to find Models to both simulate its behavior in a power electronics circuit and optimize its performance during its design. The proposed models take into account the physical and geometrical properties of the component. Validations are based on confrontation with measurements. Another strong motivation of this work is the numerical modeling must take into account both the effects of induced currents and parasitic capacitances, this level of modeling needs prohibitive sizes in terms of memory and computation time. Modeling (called LEEP) presented here is based on a intermediate scale discretization: turn by turn (conducting layer by conducting layer). It combines two analytical approaches already introduced by our team: the first deals with aspects electrokinetic (including induced currents) and magnetic and electrostatic aspects. Lumped circuits based on the method LEEC show a very good agreement with measurements up to 40 MHz. Software tools are also being developed to facilitate the achievement of these circuits either from the component description, or impedance measurements. In order to complete the modeling the capacitive behavior of any transformer is presented (historical development by our team is also shown in details). New experimental precautions and methodology for impedance measurements is detailed in this work. Other works aiming to extend the LEEC model are also shown.