La presente tesis consiste en el desarrollo de un prototipo de red de cruce, la cual tendrá características tales como el ser de 3 vías, con salidas para bajos, medios y agudos; el implementar más de un tipo de alineamiento, los cuales serán de tipo Butterworth y Linkwitz - Riley hasta cuarto orden; y el de tener frecuencias de corte configurables. Todas estas características la harían compatible con redes de cruce comerciales. El diseño del circuito implementado está basado en bloques de filtros bajo topologías de filtros analógicos, tal como la topología Sallen-Key. Se utiliza para esto amplificadores operacionales con características adecuadas para audio, así como condensadores y potenciómetros digitales. Estos últimos permitirán obtener diferentes frecuencias de corte, así como los dos tipos de alineamientos mencionados. El control de los potenciómetros lo realiza un microcontrolador, el cual identifica mediante pulsadores la función que el usuario desea implementar. La variación del orden de los filtros hasta cuarto orden se consigue mediante la conexión en cascada de bloques de primer y segundo orden que conforman el circuito. Esta conexión se realiza de forma mecánica mediante configuraciones de jumpers. Se implementa el diseño en una tarjeta doble capa y se realizan sobre este pruebas para identificar las respuestas en frecuencia y el espectro de ruido de fondo en cada salida del circuito. La prueba de respuesta en frecuencia permite identificar las diferentes configuraciones de alineamiento, orden y frecuencias de corte programadas; mientras que la medición del espectro del ruido de fondo permite realizar la caracterización Señal a Ruido del Circuito. Los resultados del prototipo son buenos, consiguiéndose errores aceptables para el uso en audio profesional respecto a las funciones implementadas, así como una relación Señal a Ruido adecuada, la cual se optimizó blindando la tarjeta. Se incluye en los anexos sets de mediciones completas que pueden ser de utilidad para personas que en futuros trabajos requieran revisar esta tesis.

La ingeniería contribuye a la mejora de la calidad de vida de las personas debido a que siempre se encuentra en la búsqueda de la forma de más eficiente de resolver un problema o atender alguna necesidad que se le plantea. En ese sentido, el objetivo del presente estudio es atender a la necesidad de contar con un control de temperatura para la cámara adiabática del laboratorio de energía de la Pontificia Universidad Católica del Perú, en la cual se piensa realizar ensayos de envejecimiento térmico, para lo cual se presenta el diseño electrónico de dicho control. Para realizar el diseño lo primero que se hizo fue solicitar los requerimientos sobre el rango de temperatura y el funcionamiento que debería tener el sistema a diseñar. Luego de lo cual se inició el estudio de las características de la cámara y definir con qué elementos se contaba para poder controlar la temperatura dentro de la misma. Así entonces se diseñaron las etapas y los elementos que intervendrían en ellas, tales como la etapa de sensado y acondicionamiento de señal, el diseño del circuito de control de potencia de resistencias calefactoras para la etapa de calentamiento y de los circuitos de control de la válvula de expansión y de encendido del compresor para la etapa de enfriamiento. Con la finalidad de verificar el funcionamiento correcto del diseño presentado, se implementaron los circuitos para determinar si cumplían con controlar cada etapa para las cuales fueron diseñados. Se comprobó el funcionamiento correcto de cada circuito a la vez que se analizó el comportamiento de la planta, que en este caso es la cámara. El análisis de los datos obtenidos al trabajar en las etapas de calentamiento y enfriamiento utilizando las resistencias calefactoras y el sistema de refrigeración respectivamente, permitió que se decida el uso de un control todo o nada para lograr controlar la temperatura. Los resultados obtenidos permitieron concluir que el diseño presentado en esta tesis permite controlar la temperatura al interior de la cámara dentro del rango establecido de -20ºC y 80ºC, con un error de 1.1 ºC.

La presente tesis pretende demostrar que es posible diseñar un reverberador digital que permita controlar el tiempo de reverberación de forma eficiente utilizando algoritmos digitales desarrollados bajo un enfoque sensorial, que pueda brindar al oyente una sensación psicoacústica satisfactoria, y que sirva como base para brindar en el futuro una alternativa al mercado de procesadores de sonido. Entendemos por reverberación a la persistencia del sonido debido a las múltiples reflexiones y al decaimiento de las ondas estacionarias del cuarto después que la fuente ha dejado de emitir sonido. Este fenómeno acústico otorga mayor belleza a expresiones sonoras como la música y el canto, y la existencia de los reverberadores tiene como objetivo imitar esa característica acústica para agregársela a un sonido que carezca de ella. A lo largo de la historia se han desarrollado reverberadores electromecánicos, electrónicos con tecnología analógica, y en las últimas décadas los reverberadores digitales están marcando la tendencia gracias al gran avance que ha tenido el procesamiento digital de audio. Para el desarrollo de esta tesis, ha sido necesaria la comprensión del fenómeno acústico de la reverberación y de las principales técnicas de procesamiento digital de señales que permiten el modelamiento digital del reverberador. Finalmente con el diseño del reverberador se demostró que es posible controlar el tiempo de reverberación manteniendo la calidad en la percepción del sonido procesado.

Este proyecto de tesis presenta el diseño del módulo central de un sistema de adquisición de datos de alta resolución, denominado “Módulo de Concentración y Administración de datos”, que será utilizado en las estaciones de monitoreo del proyecto de investigación “Perú-Magneto” (Instituto de Radioastronomía de la Pontificia Universidad Católica del Perú), para el estudio de señales geofísicas precursoras de eventos sísmicos. El módulo tiene como funcionalidad principal la digitalización simultánea (conversión analógica a digital) de diez canales y la transferencia de los datos al computador central de la estación para su almacenamiento. Se compone de tres subsistemas: digitalizador, controlador y administrador, complementados con un receptor GPS para la sincronización y referencia en el tiempo de los datos y con un software de aplicación para la comunicación con el computador de la estación. La definición de los dispositivos y las interfaces de las diferentes secciones digitales se realizó con base en el menor consumo energético y costo. De igual modo, la arquitectura del módulo fue determinada con especial atención de lograr la mayor flexibilidad y actuación sobre el ruido, aspectos que han sido cubiertos con base a una arquitectura modular y que se ajusta a la tendencia de evolución de los sensores inteligentes que integran dispositivos digitales en el lado de la captura de la señal analógica (captura en fuente). El módulo fue probado mediante el software de simulación “Proteus” que permitió optimizar el diseño, logrando un consumo total máximo de 410 mili-Watts y una frecuencia de muestreo variable por canal (máximo 70 muestras por segundo), lo que es adecuado para la adquisición de las señales precursoras.

El presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.

Los avances en las tecnologías y en las herramientas de fabricación de circuitos integrados han permitido aumentar la cantidad de componentes que se integran en un mismo chip, dando lugar a sistemas más complejos denominados sistemas en un chip (SoCs). Para reducir costos y tiempos del mercado, una característica fundamental que buscan los fabricantes de SoCs es que sus dise~nos sean reutilizables. Por este motivo, para realizar la comunicación entre componentes se utilizan interfaces estandarizadas. En esta tesis se presenta el desarrollo de dos periféricos con un bus de comunicación denominado AMBA, creado por ARM. En primer lugar se muestra el desarrollo de un generador de números aleatorios. Este periférico obtiene su característica a partir de un fenómeno físico aleatorio como es el ruido térmico proveniente de resistencias. El ruido generado se amplifica y se utiliza para controlar la frecuencia de salida de un oscilador. Con esta se~nal se realiza el muestreo de una de mayor frecuencia provista por un oscilador de anillos. La aleatoriedad de los bits resultantes del muestreo se comprueba con las pruebas estadísticas normalizadas por el National Institute of Standards and Technology (NIST). Luego, para el aprendizaje del bus AMBA, se muestra el desarrollo de un Receptor Transmisor Asíncrono Universal (UART). Ambos periféricos se dise~nan con una interfaz AMBA APB y tienen la posibilidad de interactuar con un bus AMBA AHB por medio de un dispositivo denominado puente APB. Los perifricos y su respectiva interfaz AMBA se implementan en un proceso de Tower Jazz de 180 nm. / The advances in tool and technologies for manufacture of integrated circuits have allowed an increase in the number of components in the same chip, resulting in more complex systems called systems on a chip (SoCs). In order to reduce development costs and time to market, SoCs manufacturers require that their designs be reusable. For this reason, standardized interfaces are used for communication between components. This thesis presents the development of two peripherals that use the standardized AMBA bus, created by ARM. As a first approach to understand the bus interface, a Universal Asynchronous Receiver-Transmitter (UART) is implemented. Next, a true random number generator is designed. Its implementation relies on the physical phenomena of thermal noise intrinsic from resistance. Then this noise is amplified and used to control an oscillator's output frequency. This signal is used to sample a larger frequency signal provided by a ring oscillator. This generates an output bit stream whose randomness is verified with statistical tests standardized by National institute of standards and technology (NIST). Both peripherals are designed for work with an AMBA APB bus and have the possibility to interact with an AMBA bus through a bridge. The peripherals and their respective AMBA interfaces are implemented in a 180 nm Tower Jazz process.

El siguiente documento de tesis tiene como principal objetivo el diseño de un sistema guía de recorridos en el Museo de Arte y Tradiciones Populares del Instituto Riva Agüero, entidad perteneciente a la Pontificia Universidad Católica del Perú. [1] En el primer capítulo del presente documento se describirán algunas características pertinentes de los museos incluyendo los estándares adecuados para iluminación y sonido, por último, se explicará los problemas encontrados en los sistemas convencionales utilizados para recorridos guiados en los ambientes de los museos, En el segundo capítulo, se presentará los actuales sistemas utilizados en los museos más visitados del mundo, desde la inclusión de adecuados sistemas de iluminación hasta la integración de nuevas tecnologías como son la utilización de robots y el desarrollo de los museos interactivos. En el tercer capítulo, se analizarán los principales criterios para la elección adecuada de los circuitos electrónicos utilizados en el diseño del sistema guía de recorridos en el primer ambiente del Museo de Arte y Tradiciones Populares. En el cuarto capítulo, se presentarán simulaciones del funcionamiento de los diseños escogidos por etapas, finalmente se presentará la implementación y realización de pruebas de un prototipo del sistema completo.

La presente propuesta de innovación educacional se enfoca en atender el problema del limitado desarrollo de las capacidades de diseño, simulación e implementación de circuitos electrónicos en estudiantes universitarios de cuarto ciclo de la carrera de ingeniería Mecatrónica de una universidad privada de Lima. Estas capacidades tienen una relevancia significativa en relación al uso que los profesionales de esta carrera les dan durante su desempeño profesional para la resolución de problemas que se presentan en su ámbito laboral. El objetivo general que se plantea es mejorar el desarrollo las capacidades de diseño, simulación e implementación de circuitos electrónicos en los estudiantes mencionados. En cuanto a los objetivos específicos, el primero es incorporar la estrategia metodológica Flipped Classroom en las sesiones del laboratorio del curso de Circuitos electrónicos para el desarrollo de las capacidades de diseño, simulación e implementación de circuitos en los estudiantes y el segundo objetivo es implementar una infraestructura tecnológica para el desarrollo de dichas capacidades. La propuesta consistió en 6 etapas y se realizó un piloto para 6 de sesiones de laboratorio del curso. En cuanto a los resultados obtenidos, la experiencia piloto permitió comprobar la efectividad del Flipped Classroom para el desarrollo de las capacidades mencionadas, obtener lecciones aprendidas y ganar experiencia para la ejecución de la propuesta a futuro.

El presente proyecto tiene por título: Diseño e Implementación de un Equipo Electrónico para la Tarifación de Llamadas Telefónicas en Locutorios de Voz IP, donde un locutorio se entiende como un conjunto de líneas telefónicas, Voz IP hace referencia a la tecnología que transmite la voz sobre una red IP y la tarifación es el proceso por el cual asignamos un valor monetario (costo) a una llamada telefónica.