Global ETD Search

1	Conception de contrôleurs autotestables pour des hypothèses de pannes analytiques Schreiber Jansch, Ingrid Eleonora. Courtois, Bernard January 2008 (has links) Reproduction de : Thèse de docteur-ingénieur : microélectronique : Grenoble, INPG : 1985. / Titre provenant de l'écran-titre. Bibliogr. p. 183-187. Circuits logiques
2	Contribution à la conception de circuits intégrés AsGa modélisation du MESFET AsGa et étude des effets de propagation et de couplage dans les CI logiques BFL AsGa, caractérisation en bruit des transistors hyperfréquence faible bruit AsGa. Chusseau, Laurent. January 1986 (has links) Th. Doct.--Electronique--Paris 11, 1986.
3	Étude des réseaux cellulaires de microprocesseurs : applications au calcul analogique et au traitement parallèle à recouvrement d'activités. Plancke, Patrick, January 1900 (has links) Th. doct.-ing.--Trait. de l'inf.--Lille 1, 1980. N°: 249.
4	Contribution au test des circuits intégrés logiques Caillat, Jacques 08 October 1976 (has links) (PDF) . intégration circuits logiques test vérification automatisation SIGMA
5	Contribution à la conception assistée par calculateur des systèmes logiques Deschizeaux, P. 12 November 1971 (has links) (PDF) . système logique conception applications circuits logiques
6	Etude d'une application de l'effet Hall à la réalisation d'éléments de circuits logiques Vermot-Gaud, Jacques 28 January 1959 (has links) (PDF) . Effet Hall circuits logiques machines à calculer numériques
7	Outils d'aide à la décision dans le test de systèmes logiques Mili, Ali 24 June 1978 (has links) (PDF) On élabore des politiques de test d'un grand système logique. On s'intéresse à la possibilité de partitionner un réseau à tester en plusieurs sous-réseaux. On introduit des paramètres de test que l'on utilise pour modéliser les problèmes de test sous forme de problèmes mathématiques de prise de décision. décision aide à la décision test contrôle circuits logiques partitionnement réseaux
8	Waveform narrowing : a constraint-based framework for timing analysis Kassab, Maroun January 2002 (has links) Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal. Faux chemins ITGE Vérification formelle Circuits logiques séquentiels Vérification des aspects temporels
9	Modèles des portes logiques pour l'analyse de délai par la méthode de réduction des intervalles Bensalem, Aicha January 1995 (has links) Mémoire numérisé par la Direction des bibliothèques de l'Université de Montréal. Circuits logiques Vérification temporelle Calcul de délai Intervalles d'incertitude Ondes des signaux logiques
10	Algèbre multivaluées [sic] et circuits logiques I²L Dao, Trong Tich 26 January 1979 (has links) (PDF) . algèbre multi-évaluation circuits logiques anneau coprs treillis système disjoint système libre

Search results