Basic way how to identify a device in computer network is by MAC address and IP address. Main goal of this work is to create an application capable of clear identification of devices in computer network regardless change of their MAC address or IP address. This is done by exploiting tiny deviations in hardware clock known as clock skew. They appear in every clock based on quartz oscillator. Using clock skew is beneficial, because there is no need of any changes in fingerprinted device nor their cooperation. Accessing these values is done by capturing packets with timestamps included. Application of this method is very wide, for example computer forensics, tracking the device using different access points or counting devices behind router with NAT.

Αντικείμενο της διατριβής είναι η επίδειξη μεθόδων, που βρίσκουν εφαρμογή, τόσο ειδικότερα στην σχεδίαση πολύπλοκων ψηφιακών μικροηλεκτρονικών κυκλωμάτων μεγάλης ταχύτητας, για τηλεπικοινωνιακά δίκτυα οπτικών ινών, όσο και γενικότερα για την επίλυση θεμάτων χρονισμού, που προκύπτουν κατά την υλοποίηση πολύπλοκων ολοκληρωμένων συστημάτων πάνω σε chip. Όσον αφορά, τον χώρο των τηλεπικοινωνιακών κυκλωμάτων, παρουσιάζονται μέθοδοι, τόσο για την συνολική οργάνωση του ολοκληρωμένου κυκλώματος, όσο και για την κυκλωματική υλοποίηση λειτουργικών μονάδων κοινών σε τηλεπικοινωνιακά κυκλώματα, με απαιτήσεις υψηλής ταχύτητας, χαμηλής κατανάλωσης, και ταυτόχρονης συνύπαρξης πολλαπλών ρολογιών. Η επίδειξη των προτεινόμενων μεθόδων καθώς και η επαλήθευση της ορθότητά τους, πραγματοποιείται, μέσα από την υλοποίηση σε πυρίτιο, ενός πολύπλοκου τηλεπικοινωνιακού ολοκληρωμένου κυκλώματος, με υψηλές απαιτήσεις ταχύτητας λειτουργίας. Όσον αφορά, τον γενικότερο χώρο της σχεδίασης πολύπλοκων ολοκληρωμένων System-on-Chip (SoC), παρουσιάζονται μέθοδοι για την επίλυση προβλημάτων χρονισμού, στα σύγχρονα ψηφιακά ολοκληρωμένα κυκλώματα, που σχετίζονται με την διάδοση και τον πολλαπλασιασμό της συχνότητας του ρολογιού, στο εσωτερικό των κυκλωμάτων αυτών. Πιο συγκεκριμένα, παρουσιάζονται μέθοδοι που μπορούν να εφαρμοστούν, τόσο για την εξάλειψη της παρέκκλισης, μεταξύ των κόμβων των εσωτερικών ρολογιών, όσο και για την εξάλειψη της παρέκκλισης μεταξύ εξωτερικού και εσωτερικού ρολογιού, στα ολοκληρωμένα κυκλώματα. Όσον αφορά το δεύτερο, η συχνότητα του εσωτερικού ρολογιού δεν ταυτίζεται απαραίτητα με αυτήν του εξωτερικού, αλλά επιτρέπεται να έχει πολλαπλάσια τιμή από αυτήν. Για την ευθυγράμμιση του εσωτερικού με το εξωτερικό ρολόι, προτείνεται η συστηματική μέθοδος LCD-SMD, η οποία είναι κατάλληλη για χρήση σε ολοκληρωμένα όπου επικρατούν συνθήκες μακρύ οδηγού ρολογιού, παράγει εσωτερικό ρολόι πολλαπλάσιο του εξωτερικού με σταθερό 50% duty-cycle, έχει μικρό χρόνο κλειδώματος, και χρησιμοποιεί εξ’ ολοκλήρου ψηφιακές λογικές πύλες. Η επικύρωση της ορθότητας των προτεινόμενων μεθόδων για θέματα χρονισμού, γίνεται κατά ένα μέρος με υλοποίηση σε πυρίτιο, και κατά ένα άλλο μέρος με εξομοιώσεις. / This Thesis aims to demonstrate design methods that can be applied as much in the design of high complexity, high speed, digital integrated circuits for optical fiber networks, as more generally to resolve timing issues, arising during the implementation of integrated circuits (IC’s). Specifically, in this Thesis we present methods for the holistic organization of a digital integrated circuit (driven by the needs imposed by nowadays telecommunications area), as well as methods regarding circuit implementation of various common functional units in telecommunications circuits that require high speed, low power and multiple clocks. The proposed methods are demonstrated and validated through the silicon implementation of a complex telecom integrated circuit (SDH framer). The design of the here-above mentioned chips lie into the more general area of the complex integrated Systems-on-Chips (SoCs). The methods developed in the Thesis, concern the distribution and frequency multiplication of the clock signal, inside the chip. In particular, we address between others, methods to remove the skew between the internal clock nodes, as well as methods to remove the skew between the internal and external clock. The internal clock frequency is allowed to be a multiple of the external clock frequency. For the alignment of the internal with the external clock, the systematic open-loop method LCD-SMD has been proposed, which is applicable to IC’s with long clock driver conditions. Through this method, we accomplish the generation of an internal clock with multiple frequencies than the external, while preserving a constant 50% duty-cycle. The method results into a fast lock time, and employs only standard digital logic gates. The proposed methods are validated both by silicon implementation and by simulations.

Komunikace předávaná skrze Internet zahrnuje komunikaci mezi pachateli těžké trestné činnosti. Státní zástupci schvalují cílené zákonné odposlechy zaměřené na podezřelé z páchání trestné činnosti. Zákonné odposlechy se v počítačových sítích potýkají s mnoha překážkami. Identifikátory obsažené v každém paketu jsou koncovým stanicím přidělovány po omezenou dobu, nebo si je koncové stanice dokonce samy generují a automaticky mění. Tato dizertační práce se zabývá identifikačními metodami v počítačových sítích se zaměřením na metody kompatibilní se zákonnými odposlechy. Zkoumané metody musejí okamžitě detekovat použití nového identifikátoru spadajícího pod některý z odposlechů. Systém pro zákonné odposlechy následně nastaví sondy pro odposlech komunikace. Tato práce se převážně zabývá dvěma zdroji identifikačních informací: sledováním mechanismu pro objevování sousedů a detekcí identity počítače na základě přesností měření času jednotlivých počítačů. V rámci dizertačního výzkumu vznikly grafy identit, které umožňují spojování identit s ohledem na znění povolení k odposlechu. Výsledky výzkumu je možné aplikovat v rámci zákonných odposlechů, síťové forenzní analýzy i ve vysokoúrovňových programově řízených sítích.

As traditional TV-broadcasters utilize the Internet to transport video streams, they often employ third party distribution networks to ensure that the Quality of Service of the packet stream remain high. In the last step of such a distribution network, a playout scheduler will schedule the packets so that their intervals are as close as possible to the intervals with which they were initially sent by the source. This is done with the aim to minimize the amount of packet delay variation experienced by the final destination. Due to the source and distribution network not always being synchronized to the same reference clock, reconstructing the packet intervals back into the initial values is subject to the issue of clock skew; the clocks run at different frequencies. In the presence of clock skew, each packet interval will be reconstructed with a slight error, which will accumulate throughout the packet stream. This thesis evaluates how clock frequency ratio estimators can be implemented as part of the playout scheduler, allowing it to better reconstruct the packet intervals in the face of clock skew. Two clock frequency ratio estimators presented in the literature are implemented as a part of playout schedulers, and their use in the context of a video distribution network is evaluated and compared to other playout schedulers. All in all, four of the considered playout schedulers employ clock frequency ratio estimation, and four do not. The playout schedulers are tested on a test bed consisting of two unsynchronized computers, physically separated into a source and a destination connected via Ethernet, to ensure the presence of clock skew. The source generates a video stream, which is sent to the destination. The destination is responsible for packet interval reconstruction and data collection, that allows for comparison of the eight playout schedulers. Each playout scheduler is evaluated under three different network scenarios, each network scenario with increasing amounts of packet delay variation added to the packet stream. The results show that the Cumulative Ratio Scaling with Warm-up scheduler, which employs a clock frequency ratio estimator based on accumulating inter-packet times, performs well under all three network scenarios. The behaviour of the playout scheduler is predictable and the frequency ratio estimate seems to converge towards the true clock frequency ratio as more packets arrive at the playout scheduler. While this playout scheduler is not perfect, its behaviour shows promise in being extended. / När traditionella TV-bolag sänder från avlägsna platser skickas ofta videoströmmen till huvudanläggningen via Internet. För att säkerställa att paketströmmen levereras till huvudanläggningen med hög kvalitet används ofta distributionsnätverk som tillhandahålls av en tredje part. Det sista steget i ett sådant distributionsnätverk utgörs av en utspelningsschemaläggare som schemalägger paketen så att de skickas ut med intervall så lika som möjligt de intervall paketen ursprungligen skickades med, en så kallad återkonstruktion av paketintervallen. Detta görs för att minimera mängden fördröjningsvariation som upplevs av den slutgiltiga destinationen. På grund av att källan och distributionsnätverket inte alltid är synkroniserade till samma referensklocka kommer återkonstruktionen av paketintervallen påverkas av klockskevning; klockorna i källan och det sista steget i distributionsnätverket går i olika takt. Klockskevningen innebär att varje paketintervall återskapas med ett litet fel – ett fel som ackumuleras över tid. Denna uppsats utvärderar hur klockfrekvensratiouppskattare kan användas i en utspelningsschemaläggare, och huruvida uppskattaren kan bidra till att bättre återkonstruera paketintervallen. Två uppskattare som presenterats i tidigare forskning implementeras i utspelningsschemaläggare, och dess användbarhet utvärderas och jämförs inom kontexten för videodistributionsnätverk. Fyra av de utvärderade utspelningsschemaläggarna använder sig av uppskattare och fyra gör det inte. Utspelningsschemaläggarna testas på en testbädd bestående av två osynkroniserade datorer, sammankopplade via Ethernet, för att säkerställa förekomsten av klockskevning. Källan skickar en videoström till destinationen, som i sig ansvarar för återkonstruktion av paketintervallen samt insamling av den data som möjliggör jämförelser mellan de åtta utspelningsschemaläggarna. Varje utspelningsschemaläggare testas under tre olika nätverksscenarion, där varje nätverksscenario utsätter paketströmmen för olika grader av fördröjningsvariation. Resultaten visar att en av utspelningsschemaläggarna, som använder en uppskattare där paketintervall ackumuleras över tid, presterar bra under alla tre nätverksscenarion. Schemaläggaren beter sig förutsägbart, och uppskattningen av klockfrekvensration verkar konvergera till den sanna klockfrekvensration i takt med att allt fler paket inkluderas i beräkningen. Utspelningsschemaläggaren är inte perfekt, men uppvisar lovande beteende för framtida förbättringar.