On traditional filters, we usually need a trade off between low-voltage and high dynamic range. The companding filters may solve this problem. This thesis presents a pseudo-exponential third-older low pass filter. All MOSFETs are operated in saturated region to obtain high frequency. The filter has small chip area and less MOSFETs. The filter has supply voltage of 3V, has cutoff frequency of 3MHz to 10MHz, and 1.06mW power dissipation. We will first employ Hspice to simulate the log-domain filter to ensure the correctness of the circuit and make it a reliable reference with the circuit layout. After summarizing all the simulations and analyses, the chip has been fabricated with 0.35um CMOS technology.

Two kinds of companding filters are presented in this dissertation. The first one is a square-root domain filter based on operational transconductance amplifier (OTA). This one is compact and simple. The total are of the circuit excluding pads is 0.013 mm2. The supply voltage is 1.5V and the cutoff frequency can be tuned from 1.1 kHz to 35.2 kHz when the external capacitance C is 1nF. The total harmonic distortions is 0.93% and the power consumption is 152.29 £gW for a 10£gA DC input current. The other one is a tunable log-domain filter. The log domain filters uses parasitic vertical bipolar junction transistor (VBJT) in standard CMOS process for high frequency. The cut-off frequency is from 8.6 MHz to 25.8 MHz and the power dissipation is 585 £gW. All experimental results in a TSMC 0.35 £gm 2P4M CMOS process confirm the feasibility of the methodology.

Conventional gm-c filters have limited voltage swings in low voltage operation. CMOS companding filters replace gm-c filters in low voltage environment for high dynamic range. The square-root domain filter and log-domain filter belongs to this companding filter category. In this thesis, a second order low pass square root domain filter (SRD filter) based on the up-down TL (translinear loop) circuit structure is presented. The SRD filter consists of four geometric-mean cells and three squarer/divider cells. The advantages of the proposed circuits are low supply voltage, low power consumption, high bandwidth, and low total harmonic distortion (THD). The circuit has been fabricated with 0.35£gm CMOS technology. It operates with a supply voltage of 1.5V, and the bias current varies from 0.5£gA to 30£gA. Measurement results show that the cutoff frequency can be tuned from 3.12MHz to 8.11MHz when the Capacitance (C) is 5pF.The total harmonic distortion is 0.28%, and the power consumption is 1.09mW.

Modern day wireless communication systems are constantly facing increasing bandwidth demands due to a growing consumer base. To cope up with it, they are required to have a better power vs performance from the RF devices. The amount of data being exchanged over wireless links has tremendously increased and simultaneously, there is a need to switch to portable RF devices and this has in turn forced the issue of low-power RF system design. Therefore, what we need is an RF transceiver that operates at high data rates and over adverse channels with a low power consumption. A major portion of the power is utilized by the RF front end of the wireless system. Many methods like controlled positive feedback, re-utilizing bias current, etc have been employed to reduce the power consumption of the RF front end. The most modern wireless systems adapt to the channel quality by adjusting the data transmission rates and by adjusting the output power of the RF Power Amplifier. However, each of these methods concentrates on working for the worst case channel and giving the highest data rate. What needs to be known is that the channel conditions are not always worst. Even for a normal channel, the system is going to utilize a lot of power and give the highest possible data rate which may or may not be necessary. And thus, for the most part, the system is going to use up more power than necessary. What we need instead, is a system which works nominally for a normal channel and exhaustively for a harsh channel condition. This requires the system to adapt to the channel conditions. Also another major factor causing fluctuations in the performance is the process variations. This calls for a channel-dependent dynamic transceiver with adequate power management and tuning. In our work, we try to devise a method to dynamically minimize the power considering the varying channel conditions and process variations. We first use companding to reduce the dynamic range of the signal so that it can be used on facilities with smaller dynamic range. This brings down the transmitted power. We also create multiple instances of the Power Amplifier to simulate process variations. After finding the optimum tuning knob settings for one instance of the PA, we try to use it to obtain the optimum settings for another instance. This requires the use of some heuristics and in our work, we have supplemented it with Simulated Annealing. Using SA, we can dynamically tune the power of a system for changing channel conditions and existing process variations. Towards the end, we have also proved that the slower the cooling rate of the experiment, the more elaborate the search space is and the more accurate the result is.

Yes / High Peak-to-Average-Power Ratio (PAPR) of transmitted signals is a common problem in broadband telecommunication systems using an orthogonal frequency division multiplexing (OFDM) modulation scheme, as it increases transmitter power consumption. In consumer applications where it impacts mobile terminal battery life and infrastructure running costs, this is a major factor in customer satisfaction. Companding techniques have been recently used to alleviate this high PAPR. In this paper, a companding scheme with an offset, amidst two nonlinear companding levels, is proposed to achieve better PAPR reduction while maintaining an acceptable bit error rate (BER) level, resulting in electronic products of higher power efficiency. Study cases have included the effect of companding on the OFDM signal with and without an offset. A novel closed-form approximation for the BER of the proposed companding scheme is also presented, and its accuracy is compared against simulation results. A method for choosing best companding parameters is presented based on contour plots. Practical emulation of a real time OFDM-based system has been implemented and evaluated using a Field Programmable Gate Array (FPGA).

Dans les réseaux de capteurs urbains, les nœuds émettent des signaux en utilisant plusieurs protocoles de communication qui coexistent. Ces protocoles étant en évolution permanente, une approche orientée radio logicielle semble être la meilleure manière d’intégrer tous les protocoles sur la passerelle collectant les données. Tous les signaux sont donc numérisés en une fois. La grande plage dynamique des signaux reçus est alors le principal problème : ceux-ci peuvent être reçus avec une puissance très variable selon les conditions de propagation. Dans le cas d’une réception simultanée, le Convertisseur Analogique-Numérique (CAN) doit être capable d’absorber une telle dynamique. Une première étude est menée afin d’établir les caractéristiques requises du CAN sur une passerelle d’un tel réseau de capteurs. La résolution minimale de 21 bits obtenue s’avérant trop importante pour être atteinte au vu de l’état de l’art actuel, deux approches différentes sont explorées pour réduire la plage dynamique des signaux avant la numérisation. La première approche s’appuie sur la technique du companding. Des lois de compression connues sont explorées afin d’étudier leur viabilité dans le cas de la numérisation de signaux multiples, et deux nouvelles implémentations sont proposées pour la plus performante d’entre elles. La deuxième technique proposée consiste en une nouvelle architecture de réception utilisant deux voies de réception. La première d’entre elles est dédiée au signal le plus fort sur la bande : celui-ci est démodulé et sa fréquence d’émission est mesurée. À partir de cette mesure, la seconde branche est reconfigurée de manière à atténuer ce signal fort, en réduisant ainsi la plage dynamique. Les autres signaux sont ensuite numérisés sur cette branche avec une résolution du CAN réduite. Cette deuxième approche semblant plus prometteuse, elle est testée en expérimentation. Sa viabilité est démontrée avec des scénarios de réception de signaux prédéfinis représentant les pires cas possibles. / In this thesis, a receiver architecture for a gateway in a urban sensors network was designed. To embed the multiple protocols coexisting in this environment, the best approach seems to use a reconfigurable architecture, following the scheme of the Software-Defined Radio (SDR). All the received signals should be digitized at once by the Analog-to-Digital Converter (ADC) in order to sustain the reconfigurability of the architecture: then all the signal processing will be able to be digitally performed. The main complication comes from the heterogeneity of the propagation conditions: from the urban environment and from the diversity of the covered applications, the signals can be received on the gateway with widely varying powers. Then the gateway must be able to deal with the high dynamic range of these signals. This constraint applies strongly on the ADC whose resolution usually depends on the reachable digitized frequency band. A first study is led to evaluate the required ADC resolution to cope with the dynamic range. For this the dynamic range of the signals is first evaluated, then the required resolution to digitize the signals is found theoretically and with simulations. For a 100~dB power ratio between strong and weak signals, we showed that the ADC resolution needed 21 bits which is far too high to be reached with existing ADCs. Two different approaches are explored to reduce analogically the signals' dynamic range. The first one uses the companding technique, this technique being commonly used in analog dynamic range reduction in practice (\emph{e.g.} in audio signals acquisition), its relevance in multiple signal digitization is studied. Three existing compression laws are explored and two implementations are proposed for the most efficient of them. The feasibility of these implementations is also discussed. In the second approach we propose to use a two-antennas receiver architecture to decrease the dynamic range. In this architecture two digitization paths are employed: the first one digitizes only the strongest signal on the band. Using the information we get on this signal we reconfigure the second branch of the architecture in order to attenuate the strong signal. The dynamic range being reduced, the signals can be digitized with an ADC with a lower resolution. We show in this work that the ADC resolution can de decreased from 21 to 16 bits using this receiver architecture. Finally, the promising two-antennas architecture is tested in experimentation to demonstrate its efficiency with dynamic signals (\emph{i.e.} with appearing and disappearing signals).

En la historia de la humanidad las comunicaciones siempre han sido de vital importancia, pero es en estos últimos años que la necesidad de la hiperconectividad se ha vuelo una realidad. Diversos dispositivos, ya sean electrónicos o no, cuentan con elementos que les permiten conectarse a internet y ser monitoreados. Es a partir de estos conceptos que nace el paradigma de Internet de las Cosas (Internet of Things, IoT). Esta intrincada red de comunicaciones plantea varios desafíos en términos de conectividad y alimentación, y más aún, cuando se espera que el número de estos dispositivos llegue a los casi 100 mil millones en un futuro muy cercano. Considerando este enorme y acelerado incremento del número de dispositivos de IoT se hace necesaria la implementación de técnicas eficientes para proveerlos de energía para su funcionamiento. Una manera alternativa al uso de las clásicas baterías, tan contaminantes para el medio ambiente, es por medio de la cosecha de energía a través de señales de radio frecuencia (RF). En este sentido, y tratándose de señales RF, pueden aprovecharse las mismas tanto para la transferencia de energía como para la de información. Para poder realizar simultáneamente esta transferencia de energía e información es necesario aplicar ciertas técnicas que permitan separar estos dos tipos de señales, tanto en la transmisión como en la recepción. En la práctica, esta transferencia de energía no es un asunto trivial, debido a las limitaciones que existen en la transmisión y recepción de este tipo de señales, como así también a las grandes pérdidas que provocan los canales inalámbricos. Es por esto que es necesario proveer técnicas que mejoren la eficiencia desde el punto de vista tanto del transmisor como del cosechador de energía, localizado en el receptor. Por otro lado, desde el punto de vista de las pérdidas ocasionadas por el canal, pueden aprovecharse técnicas nuevas que mitiguen esta problemática, extendiendo el rango de trabajo de los sistemas. Como requisito adicional en el camino hacia las tecnologías de Sexta Generación (6G), la provisión de seguridad es una preocupación importante en el contexto de las futuras redes inalámbricas, y aquellas que operan bajo el paradigma de la cosecha de energía no son una excepción. La inherente naturaleza de las comunicaciones inalámbricas de esparcir la señal en todas direcciones (broadcast) las hace vulnerables a amenazas de agentes externos capaces de robar información. Pero, en el contexto de IoT donde los nodos de bajo costo/complejidad, con limitaciones estrictas de energía y recursos, son los componentes principales, las técnicas tradicionales para la transmisión segura de información no son compatibles. Por esto, es necesario proveer técnicas que no necesiten de un costo computacional tan elevado y puedan ser aprovechadas por cualquier dispositivo. / In the history of mankind, communications have always been of vital importance, but it is in recent years that the need for hyperconnectivity has become a reality. Various devices, whether electronic or not, have elements that allow them to connect to the Internet and be monitored. It is from these concepts that the Internet of Things (IoT) paradigm is born. This intricate communications network poses several challenges in terms of connectivity and power, and even more so, when the number of these devices is expected to reach almost 100 billion in the very near future. Considering this huge and accelerated increase in the number of IoT devices, it becomes necessary to implement efficient techniques to provide them with power for their operation. An alternative to the use of classic batteries, so polluting for the environment, is by means of energy harvesting through radio frequency (RF) signals. In this sense, RF signals can be used for both energy and information transfer. In order to carry out this energy and information transfer simultaneously, it is necessary to apply certain techniques that allow separating these two types of signals, both in transmission and reception. In practice, this energy transfer is not a trivial matter, due to the limitations that exist in the transmission and reception of this type of signals, as well as the high losses caused by wireless channels. This is why it is necessary to provide techniques that improve efficiency from the point of view of both the transmitter and the energy harvester, located at the receiver. On the other hand, from the point of view of the losses caused by the channel, new techniques can be used to mitigate this problem, extending the working range of the systems. As an additional requirement on the road to Sixth Generation (6G) technologies, the provision of security is a major concern in the context of future wireless networks, and those operating under the energy harvesting paradigm are no exception. The inherent nature of wireless communications to spread the signal in all directions (broadcast) makes them vulnerable to threats from external agents capable of stealing information. But, in the context of IoT where low-cost/complexity nodes, with strict energy and resource constraints, are the main components, traditional techniques for secure information transmission are not compatible. Therefore, it is necessary to provide techniques that do not require such a high computational cost and can be exploited by any device.

Η ανίχνευση των δυναμικών δραστηριότητας συμβάλλει στη μείωση των δεδομένων προς αποστολή από ένα εμφυτεύσιμο σύστημα ασύρματης καταγραφής της νευρωνικής δραστηριότητας ενός ζώντα οργανισμού. Η παρούσα Mεταπτυχιακή Διπλωματική Εργασία έχει ως στόχο την σχεδίαση ενός ανιχνευτή δυναμικών δραστηριότητας σε νευρωνικές κυματομορφές ικανό να λειτουργεί σε περιβάλλον χαμηλής τάσης τροφοδοσίας για την επίτευξη μειωμένης κατανάλωσης ισχύος. Για το σκοπό αυτό, προτείνεται η σχεδίαση συστημάτων στο πεδίο του λογαρίθμου με τη χρήση MOS τρανζίστορ που είναι πολωμένα στην περιοχή υποκατωφλίου. Αρχικά, μελετώνται τα φυσικά χαρακτηριστικά των δυναμικών δραστηριότητας, δηλαδή το συχνοτικό τους περιεχόμενο και το σχήμα τους στο πεδίο του χρόνου. Επίσης, παρουσιάζεται ο μη-γραμμικός τελεστής ενέργειας και ο λόγος για τον οποίο αυτός καθίσταται σημαντικός στην επεξεργασία νευρωνικών σημάτων. Στη συνέχεια, παρουσιάζονται οι βασικές αρχές για τη σχεδίαση κυκλωμάτων στο πεδίο του λογαρίθμου. Ακόμα, κάνοντας χρήση των βασικών δομικών μονάδων του λογαριθμικού πεδίου, των μη-γραμμικών διαγωγών Ε Cells, υλοποιούνται τόσο οι συμπληρωματικοί τελεστές όσο και οι δομές επεξεργασίας σήματος που είναι απαραίτητες για την πραγματοποίηση του μη-γραμμικού τελεστή ενέργειας. Οι δομές αυτές είναι διαφοριστές και πολλαπλασιαστές τεσσάρων τεταρτημορίων τρόπου ρεύματος. Τέλος, δίνεται η ολοκλήρωση του συστήματος με την σχεδίαση ενός συγκριτή ρεύματος που επιτελεί την λειτουργία της κατωφλιοποίησης. Για την εξομοίωση του συστήματος, χρησιμοποιείται μια νευρωνική κυματομορφή, το Analog Design Environment του λογισμικού Cadence και οι παράμετροι της τεχνολογίας TSMC 130nm. / The detection of action potentials contributes to the reduction of data to be transmitted by an implantable wireless neural activity recording system. The goal of the present M.Sc. Τhesis is the design of an action potential detector capable of operating in a low-voltage environment, in order to achieve reduced power dissipation. For this purpose, the log-domain designing technique is suggested by using MOS transistors operating in the subthreshold region. Initially, the physical characteristics of action potentials are studied, i.e. the frequential content and time-domain shape. Moreover, the nonlinear energy operator is presented in addition to the reason that makes this system crucial for neural signal processing. Thereafter, the basic principles of designing log-domain circuits are presented. Furthermore, the complementary operators as well as the signal processing blocks that are necessary for the realization of NEO are implemented by using the main log-domain building units, the nonlinear transconductors E cells. The blocks required for the NEO implementation are current-mode differentiators and four-quadrant multipliers. Finally, the complete system is given after the design of a current comparator which is responsible for the operation of thresholding. The simulation of the system has been performed through the utilization of the Analog Design Environment of Cadence software and the design kit of TSMC 130nm process in addition to a neural waveform.

Τα αναλογικά φίλτρα στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain filters) είναι μια οικογένεια φίλτρων συνεχούς χρόνου στην οποία γίνεται χρήση της Ι/V χαρακτηριστικής των ενεργών στοιχείων (BJT τρανζίστορ) για να επιτευχτεί γραμμική συμπεριφορά από είσοδο σε έξοδο. Τα Sinh-Domain φίλτρα συμπίεσης/αποσυμπιέσης προσφέρουν πλεονεκτήματα, όπως την ηλεκτρονική ρύθμιση, τη δυνατότητα λειτουργίας σε χαμηλή τάση τροφοδοσίας και τη λειτουργία σε υψηλές συχνότητες. Στη παρούσα Μεταπτυχιακή Διπλωματική Εργασία προτείνεται μια νέα μέθοδος σχεδίασης Sinh-domain φίλτρων που στηρίζεται στη κυματική μέθοδο. Αρχικά αναπτύσσονται τα κυματικά ισοδύναμα των παθητικών στοιχείων στο πεδίο του υπερβολικού ημιτόνου χρησιμοποιώντας μια κοινή έως σήμερα λογική σχεδίασης η οποία έχει χρησιμοποιηθεί στη σχεδίαση κυματικών φίλτρων τόσο στο λογαριθμικό πεδίο (Log-Domain) όσο και στο πεδίο της τετραγωνικής ρίζας (Square Root-Domain). Έπειτα γίνεται χρήση των κυματικών ισοδυνάμων που πρόεκυψαν για να σχεδιαστούν ηλεκτρονικά φίλτρα τρίτης τάξης, των οποίων η λειτουργία εξομοιώνεται μέσω του Analog Design Environment του λογισμικού Cadence και με χρήση των μοντέλων των MOS transistor που παρέχονται από την τεχνολογία AMS 0.35μm. Στη συνέχεια προτείνεται μια νέα βελτιωμένη εκδοχή των κυματικών ισοδυνάμων πρώτης και δεύτερης τάξης στο πεδίο του υπερβολικού ημιτόνου. Τα βελτιωμένα κυματικά ισοδύναμα στηρίζονται σε μια νέα λογική σχεδίασης η οποία σκοπεύει στη μείωση των απαιτούμενων ενεργών στοιχείων και ως εκ τούτου στη μείωση της καταναλισκόμενης ισχύος αλλά και στη προσθήκη της δυνατότητας εξωτερικά ελεγχόμενου προγραμματισμού της ηλεκτρονικής συμπεριφοράς των νέων κυματικών δίθυρων. Ακολουθεί ο σχεδιασμός ηλεκτρονικών φίλτρων χρησιμοποιώντας αυτή τη φορά τη νέα βελτιωμένη εκδοχή των κυματικών διθύρων και η εξομοίωση της λειτουργίας αυτών με το Analog Design Environment του λογισμικού Cadence. Τέλος πραγματοποιείται συγκριτική μελέτη μεταξύ φίλτρων που σχεδιάστηκαν χρησιμοποιώντας την απλή και τη βελτιωμένη εκδοχή των κυματικών διθύρων σκοπό να διαπιστωθεί ο βαθμός βελτίωσης που επιτυγχάνεται. / Sinh-Domain companding filters are a family of continuous time filters that instead of being designed using locally linearized components, directly exploit the non-linear nature of a BJT transistor, in forward active region or MOS transistor in weak inversion in order to obtain a system with overall linear performance. This way they, exhibit high linearity even for large signal to bias ratios. In addition, they have some other interesting features like tunability, resistorless realizations and capability of operating under low power supply voltage. In this Master Thesis it is proposed a new method of designing Sinh-Domain filters which is based on the wave method. Initially the wave equivalents of passive components in the Sinh-Domain have been introduced, using the conventional approach as in the case of Log Domain and Square Root Domain filters. As design examples, low pass ,band pass and high pass filters have been designed and their performance have been evaluated using the Analog Design Environment of the Cadence software.MOS and Bipolar transistors models provided by AMS 0.35μm. BiCmos technology have been employed in simulation. Later, it is proposed a new improved version of wave equivalents of first and second order in the Sinh-Domain. This offer the following benefits: a)reduced active element count and hence reduced power consumption and b) capability of externally controlled programming for obtaining all the equivalents from the same core. As design examples, low pass, band pass and high pass filters have been designed and their performance have been evaluated using the Analog Design Environment of the Cadence software As a final step a performance among the proposed filter topologies has been performed in order to be evident the attractive characteristics offered by the proposed wave equivalents.

Η παρούσα Διπλωματική Εργασία εστίασε το ενδιαφέρον της στην διερεύνηση των μοντέλων για νευρώνες (neuron models) ικανών να μιμηθούν την φυσική λειτουργία των βιολογικών νευρώνων. Συγκεκριμένα, έγινε μελέτη κάποιων μοντέλων για νευρώνες που παρουσιαστήκαν τα τελευταία χρόνια και στην συνέχεια, σχεδιάστηκε και υλοποιήθηκε ένα από τα μοντέλα αυτά κάνοντας χρήση κυκλωμάτων χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Η γρήγορη ανάπτυξη της μικροηλεκτρονικής στην υλοποίηση συστημάτων υψηλής αξιοπιστίας και απόδοσης μικρού βάρους και όγκου όπως φορητών ηλεκτρονικών πολυμέσων, επικοινωνιών, βιοϊατρικών συσκευών, ωθεί στην σχεδίαση των ολοκληρωμένων κυκλωμάτων που τα απαρτίζουν με μειωμένη κατανάλωση ισχύος και κατ’ επέκταση χαμηλής τάσης τροφοδοσίας. Αρχικά, γίνεται μια εισαγωγή για τη σχεδίαση ολοκληρωμένων κυκλωμάτων για λειτουργία σε περιβάλλον χαμηλής τάσης τροφοδοσίας. Ακολούθως, δίνεται η περιγραφή της δομής και της λειτουργίας ενός βιολογικού νευρώνα και στην συνέχεια η περιγραφή των δύο βασικών μοντέλων νευρώνα (neuron models) που μελετήθηκαν στα πλαίσια της συγκεκριμένης εργασίας. Επίσης, παρουσιάζεται μία πρόσφατη υλοποίηση του βασικού μοντέλου νευρώνα των Mihalas και Niebur που ερευνάται στα πλαίσια της παρούσας εργασίας, στο πεδίο του λογαρίθμου καθώς και τα μοτίβα αιχμών τα οποία είναι ικανό να παράγει το συγκεκριμένο μοντέλο στο πεδίο του λογαρίθμου. Τον πυρήνα στην σχεδίαση των συγκεκριμένων μοντέλων για νευρώνες που μελετώνται, αποτελεί η τοπολογία του Tau-Cell. Η συγκεκριμένη βαθμίδα χρησιμοποιείται για την συστηματική σχεδίαση φίλτρων στο πεδίο του λογαρίθμου (Log-Domain filters). Έπειτα, αναλύεται η μέθοδος σχεδίασης κυκλωμάτων, και συγκεκριμένα φίλτρων, χαμηλής τάσης τροφοδοσίας στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Παρουσιάζονται οι βασικούς τελεστές καθώς και τα βασικά cells, για την σχεδίαση κυκλωμάτων στο πεδίο του υπερβολικού ημιτόνου (Sinh-Domain). Στην συνέχεια, περιγράφεται η σχεδίαση της τοπολογίας του Tau-Cell η οποία όπως αναφέραμε, αποτελεί τον πυρήνα στην υλοποίηση μοντέλων για νευρώνες, στο πεδίο του υπερβολικού ημιτόνου και επιβεβαιώνεται η ορθή λειτουργία της συγκεκριμένης βαθμίδας, με την σχεδίαση και εξομοίωση φίλτρων στο πεδίο του υπερβολικού ημιτόνου, με βασικό στοιχείο το Tau-Cell στο Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Αφότου έχει ολοκληρωθεί η σχεδίαση του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, περιγράφεται στην συνέχεια η υλοποίηση του μοντέλου νευρώνα των Mihalas και Niebur στο πεδίο του υπερβολικού ημιτόνου. Κάνοντας χρήση της βαθμίδας του Tau-Cell στο πεδίο του υπερβολικού ημιτόνου, γίνεται η υλοποίηση και στην συνέχεια η εξομοίωση, δύο βασικών κυκλωμάτων του μοντέλου, με βάση την ήδη υπάρχουσα υλοποίηση τους στο πεδίο του λογαρίθμου, ικανών να παράγουν διάφορα μοτίβα αιχμών (spiking patterns) με βάση το συγκεκριμένο μοντέλο του νευρώνα. Η ορθή λειτουργία των δύο αυτών κυκλωμάτων του μοντέλου με βάση τα μοτίβα αιχμών (spiking patterns) που είναι ικανά να παράγουν, επιβεβαιώνεται από τις εξομοιώσεις στο περιβάλλον του Analog Design Environment του λογισμικού της Cadence σε τεχνολογία της AMS CMOS 0.35μm. Τέλος, παρουσιάζεται η φυσική σχεδίαση (layout) των δύο βασικών κυκλωμάτων του μοντέλου νευρώνα καθώς και τα αποτελέσματα από την post-layout εξομοίωση του μοντέλου. Η φυσική σχεδίαση πραγματοποιήθηκε μέσω του λογισμικού Cadence το οποίο και περιέχει το περιβάλλον φυσικής σχεδίασης αναλογικών ηλεκτρονικών κυκλωμάτων Virtuoso Layout Editor. Η τεχνολογία που χρησιμοποιήθηκε αναφέρεται ως AMS C35D4 CMOS διαστάσεων 0.35μm. / This present M.Sc. Thesis is focused its interest in the study of neuron models that emulate the physical behavior of biological neurons. More specifically, we present a study of some neuron models that have been presented the last years and we proceed with the design and the implementation one of them using low voltage circuits in the Sinh-Domain. Τhe radical technological developments of microelectronics in the systems implementation with high reliability and performance, such as portable electronic devices for multimedia, communications and biomedical systems, demand the design of integrated circuits with reduced power consumption and thus low voltage supply. Initially, an introduction for the design of integrated circuits in low voltage environment is given and, also, the description of the structure and behavior of a biological neuron. Next, an analysis of two recently introduced neuron models realized in the Log-Domain, from which the Mihalas and Niebur neuron model constitutes the basic model studied in the context of this work and, also, the basic spiking patterns, that this implementation of the Mihalas-Niebur neuron model is capable of producing. The core in the implementation of this neuron models, is the topology of Tau-Cell. The topology of Tau-Cell is used for the systematic design of filters in the Log-Domain. Thereafter, is given an analysis of the method of designing low voltage circuits and more specifically filters, in the Sinh-Domain. The basic operators and the principal cells, for designing circuits in the Sinh-Domain are presented. Then, the design and implementation of the Tau-Cell topology which as mentioned is the core for the implementation of neuron models, is realized in the Sinh-Domain. The proper operation of this topology is confirmed through the design and simulation of filters in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. After the design of the Tau-Cell in the Sinh-Domain, we continue with the implementation of the Mihalas-Niebur neuron model. Using the topology of Tau-Cell in the Sinh-Domain, we proceed with the implementation and the simulation of the basic two topologies of the neuron model based on the existing implementation in the Log-Domain. The implemented topologies of the neuron are capable of producing spiking patterns based to the Mihalas-Niebur neuron model. The proper operation of these topologies based on the spiking patterns that are capable of producing, is confirmed through the design and simulation in the Sinh-Domain, in the Analog Design Environment of Cadence using the AMS CMOS 0.35μm technology. Finally, is presented the layout design of the main two topologies of the neuron model and also the results of the post-layout simulations. The layout was conducted via the Cadence software through Virtuoso Layout Editor. The technology used is referred as AMS C35D4 CMOS in 0.35μm dimensions.