Les conditions environnementales jouent un rôle important dans la stabilité des massifs rocheux. De fait, les variations climatiques peuvent affecter la résistance du matériau et également augmenter les contraintes internes dans le massif. Cette thèse étudie les effets des cycles thermiques atmosphériques sur les roches, dans une approche expérimentale puis numérique. Cette recherche est centrée sur le cas de la falaise de La Roque Gageac, un village du sud-ouest de la France, situé au pied d'une falaise qui présente une caverne à mi-hauteur. Cette commune a été affectée par plusieurs éboulements. Les données issues de l'instrumentation du massif montrent que ces instabilités sont liées aux cycles thermiques. Afin d'isoler l'effet des cycles thermiques dans la roche calcaire de La Roque Gageac, un programme expérimental a été mis en place. Des échantillons ont été prélevés sur deux sites de la falaise (blocs éboulés à l'intérieur de la caverne et carottés dans la face de la falaise). Ces échantillons ont été soumis à des cycles thermiques entre 10ºC et 50ºC afin de simuler les conditions enregistrées sur le site. L'endommagement de la roche est évalué en laboratoire par le suivi de mesures de déformations, de vitesses de propagation d'ondes élastiques et par l'évolution de la résistance à la compression uniaxial. Une réduction de la vitesse de propagation des ondes élastiques de compression et de cisaillement ainsi que de la résistance à la compression du matériau sont observées. De la même façon, les échantillons enregistrent une accumulation de déformations. De plus, la réponse des échantillons est influencée par la composition minéralogique de la roche. Celle-ci est liée au lieu de prélèvement, le calcaire de la falaise montrant une importante hétérogénéité. Les résultats du programme expérimental ont permis la détermination des caractéristiques principales du phénomène d'endommagement thermique. Une loi de comportement modélisant l'effet des cycles thermiques sur la roche calcaire de La Roque Gageac d'un point de vue macroscopique a été proposée. À cette fin, une loi de comportement a été développée. Elle considère la roche comme un matériau composite constitué par de deux composantes, chacune dotée de sa propre loi de comportement thermo-mécanique. Le modèle a été ensuite implémenté dans le code Éléments Finis Code_bright et utilisé pour simuler les essais de laboratoire. Les résultats fournissent, d'une part, une validation du modèle par les mesures expérimentales et, d'autre part, des éléments pour une meilleure compréhension du développement des contraintes internes et de l'endommagement des échantillons pendant les cycles thermiques. / The environmental conditions may play a relevant role in the stability of rock slopes. In fact, weathering can contribute to the reduction of strength of the material, while hydro-mechanical loading actions may induce and eventually concentrate internal stresses in the rock massif. This Ph.D. thesis deals with the effect of atmospheric thermal cycles in rocks, from both experimental and numerical point of view. This research is focused on the real case of La Roque Gageac, a small town located in the south-west of France, which experiences rock fall risk. Installed instrumentation evidenced the main role played by thermal variations in rock falls occurrence. With the aim of isolating the effect of thermal cycles in the La Roque Gageac limestone, an experimental study is performed. Samples were obtained from blocks felt and intact cores drilled from the cliff face. These samples were submitted to thermal cycles between 10ºC and 50ºC, in order to mimic natural variations. The damage induced in the samples is evaluated through measurements of strains, elastic wave propagation velocities and uniaxial compressive strength. It is observed that samples experience an accumulation in strains and a reduction in the elastic wave propagation velocity and material strength during the imposition of thermal cycles. The response depends moreover on the mineralogical composition of the rock, which varies from sample to sample, as the cliff presents a large heterogeneity. Based on the results obtained in the experimental program, principal characteristics of thermal damage have been evaluated, proposing a constitutive model capable to reproduce the macroscopic mechanical response of the rock under the applied thermal cycles. With this purpose, a constitutive model has been developed. It considers the rock as a composite material made of two components endowed each with its own thermo-mechanical behavior. The model has been further implemented in the Finite element Code_Bright and used to model laboratory tests. Results provide, on the one hand, a validation of the model by the measurements and, on the other hand, insights into a better understanding of the development of internal stress and damage inside the samples during thermal cycles

Les assemblages PoP pour " Package on Package " permettent d'augmenter fortement la densité d'intégration des circuits et systèmes microélectroniques, par superposition de plusieurs éléments semi-conducteurs actifs. Les interconnexions internes de ces systèmes sont alors soumises à des contraintes jamais atteintes. Nous avons pu identifier, caractériser, modéliser et simuler les mécanismes de défaillance potentiels propres à ces assemblages, et leur évolution : * Les gauchissements dans la phase d'assemblage du " PoP " et ses contraintes thermomécaniques sont plus importants que ceux de chacun des composants individuels. Un modèle analytique original a été construit et mis en ligne afin d'évaluer a priori ce gauchissement. * Les comportements hygroscopiques et hygromécaniques sont simulés et mesurés par une approche originale. L'assemblage " PoP " absorbe plus d'humidité que la somme des deux composants individuels, mais son gauchissement hygromécanique et ses contraintes hygromécaniques sont moins élevées. * Deux types d'essais de vieillissement accéléré sont réalisés pour étudier la fiabilité du " PoP " assemblé sur circuit imprimé : des cycles thermiques et des tests sous fort courant et température élevée. Dans ces deux types d'essais, l'assemblage d'un composant " top " sur un autre composant " bottom " pour former un PoP augmente les risques de défaillances. * L'évolution de la microstructure selon le type de vieillissement est comparée par des analyses physiques et physico-chimiques. Les fissures sont toujours situées dans l'interface substrat/billes, qui correspond aux zones critiques prédites par les simulations.

Les assemblages PoP pour « Package on Package » permettent d’augmenter fortement la densité d’intégration des circuits et systèmes microélectroniques, par superposition de plusieurs éléments semi-conducteurs actifs. Les interconnexions internes de ces systèmes sont alors soumises à des contraintes jamais atteintes. Nous avons pu identifier, caractériser, modéliser et simuler les mécanismes de défaillance potentiels propres à ces assemblages, et leur évolution : • Les gauchissements dans la phase d’assemblage du « PoP » et ses contraintes thermomécaniques sont plus importants que ceux de chacun des composants individuels. Un modèle analytique original a été construit et mis en ligne afin d’évaluer a priori ce gauchissement. • Les comportements hygroscopiques et hygromécaniques sont simulés et mesurés par une approche originale. L’assemblage « PoP » absorbe plus d’humidité que la somme des deux composants individuels, mais son gauchissement hygromécanique et ses contraintes hygromécaniques sont moins élevées. • Deux types d’essais de vieillissement accéléré sont réalisés pour étudier la fiabilité du « PoP » assemblé sur circuit imprimé : des cycles thermiques et des tests sous fort courant et température élevée. Dans ces deux types d’essais, l’assemblage d’un composant « top » sur un autre composant « bottom » pour former un PoP augmente les risques de défaillances. • L’évolution de la microstructure selon le type de vieillissement est comparée par des analyses physiques et physico-chimiques. Les fissures sont toujours situées dans l’interface substrat/billes, qui correspond aux zones critiques prédites par les simulations. / The assemblies PoP (Package on Package) can greatly increase the integration density of microelectronic circuits and systems, by vertically combining discrete semiconductor elements. The interconnections of these systems suffer the stresses never reached before. We were able to identify, characterize, model and simulate the potential failure mechanisms of these assemblies and their evolution: • The warpage in the assembly phase and thermomechanical stress of "PoP" are more serious than the individual components. An original analytical model has been built and put online for pre-estimating this warpage. • The hygroscopic and hygromechanical behaviors are simulated and measured by an original method. The assembly "PoP" absorbs more moisture than the sum of the individual components, but its hygromechanical warpage and stress are smaller. • Two types of accelerated aging tests are performed to study the reliability of "PoP" at the board level: the thermal cycling and the testing under current and temperature. In both types of tests, assembly a component "top" on another component "bottom" to form a “PoP” increases the risk of failure. • The microstructure evolution depending on the type of aging is compared by the physical and physico-chemical analysis. The cracks are always located in the interface substrate/balls, which corresponds to the critical areas predicted by the simulations.

L'augmentation de la densité des transistors dans les circuits électroniques conduit à une augmentation de la consommation d'énergie induisant des phénomènes thermiques plus complexes à maitriser. Dans le cas de systèmes embarqués en environnement où la température ambiante varie dans des proportions importantes (automobile par exemple), ces phénomènes peuvent conduire à des problèmes de fiabilité. Parmi les mécanismes de défaillance observés, on peut citer les cycles thermiques (CT) qui induisent des déformations dans les couches métalliques de la puce pouvant conduire à des fissurations. L'objectif de la thèse est de proposer pour des architectures de type multiprocesseur sur puce une technique de réduction des CT subis par les processeurs, et ce en respectant les contraintes temps réel des applications. L'exemple du circuit MPC5517 de Freescale a été considéré. Dans un premier temps un modèle thermique de ce circuit a été élaboré à partir de mesures par une caméra thermique sur ce circuit décapsulé. Un environnement de simulation a été mis en oeuvre pour permettre d'effectuer simultanément des analyses thermiques et d'ordonnancement de tâches et mettre en évidence l'influence de la température sur la puissance dissipée. Une heuristique globale pour réduire à la fois les CT et la température maximale des processeurs a été étudiée. Elle tient compte des variations de la température ambiante et se base sur les techniques DVFS et DPM. Les résultats de simulation avec les algorithmes d'ordonnancement globaux RM, EDF et EDZL et avec différentes charges processeur (sur un circuit type MPC5517 et un UltraSparc T1) illustrent l'efficacité de la technique proposée.

L'augmentation de la densité des transistors dans les circuits électroniques conduit à une augmentation de la consommation d'énergie induisant des phénomènes thermiques plus complexes à maitriser. Dans le cas de systèmes embarqués en environnement où la température ambiante varie dans des proportions importantes (automobile par exemple), ces phénomènes peuvent conduire à des problèmes de fiabilité. Parmi les mécanismes de défaillance observés, on peut citer les cycles thermiques (CT) qui induisent des déformations dans les couches métalliques de la puce pouvant conduire à des fissurations. L’objectif de la thèse est de proposer pour des architectures de type multiprocesseur sur puce une technique de réduction des CT subis par les processeurs, et ce en respectant les contraintes temps réel des applications. L’exemple du circuit MPC5517 de Freescale a été considéré. Dans un premier temps un modèle thermique de ce circuit a été élaboré à partir de mesures par une caméra thermique sur ce circuit décapsulé. Un environnement de simulation a été mis en oeuvre pour permettre d’effectuer simultanément des analyses thermiques et d’ordonnancement de tâches et mettre en évidence l’influence de la température sur la puissance dissipée. Une heuristique globale pour réduire à la fois les CT et la température maximale des processeurs a été étudiée. Elle tient compte des variations de la température ambiante et se base sur les techniques DVFS et DPM. Les résultats de simulation avec les algorithmes d’ordonnancement globaux RM, EDF et EDZL et avec différentes charges processeur (sur un circuit type MPC5517 et un UltraSparc T1) illustrent l’efficacité de la technique proposée. / Increasing the density of transistors in electronic circuits leads to an increase in energy consumption resulting in more complex thermal phenomena to master. For systems embedded in environments where the ambient temperature can vary in large range (e.g. automotive), these thermal effects can induce reliability problems. Among classical failure mechanisms thermal cycles (CTs) produce deformations in materials and play a major role in the cracking of the metal layers in the chip. The aim of the thesis is to propose a reduction technique of CTs suffered by the processor cores in a multiprocessor on chip architecture such that real-time application constraints are met. The example of the Freescale MPC5517 circuit has been considered. In a first step a thermal model of this circuit was developed. This was achieved from measurements taken by a thermal camera on a decapsulated circuit. Next, a simulation environment has been implemented allowing both the analysis of thermal behavior and the scheduling of tasks so as to highlight the influence of temperature on the dissipated power. A global heuristic to reduce both the CTs and the maximum temperature of processors has been studied. It takes into account variations in the ambient temperature and is based on DVFS and DPM techniques. Simulation results with global scheduling algorithms RM, EDF and EDZL and different processor loads (for a MPC5517 type circuit and a T1 UltraSparc from Sun Microsystems) illustrate the effectiveness of the proposed technique.