Os sistemas eletrônicos digitais estão sendo cada vez mais utilizados em aplicações de telecomunicações, processamento de voz, instrumentação, biomedicina e multimídia. A maioria dessas aplicações requer algum tipo de processamento de sinal, sendo que essa função normalmente é executada em grande parte por um bloco digital. Além disso, considerando-se os diversos tipos de circuitos existentes num sistema, tais como memórias RAM (Random Access Memory) e ROM (Read Only Memory), partes operativas e partes de controle complexas, é cada vez mais importante a preocupação com o teste desses sistemas complexos. O aumento da complexidade dos circuitos a serem testados exige também um aumento na complexidade dos circuitos testadores (teste externo), tornando estes últimos muito caros. Uma alternativa viável é integrar algumas ou todas as funções de teste no próprio chip a ser testado. Por outro lado, essa estratégia pode resultar em um custo proibitivo em termos de área em silício.É interessante observar, no entanto, que se os testes e a função de processamento de sinal não necessitarem ser executados em paralelo, então é possível utilizar uma única área reconfigurável para realizar essas funções de uma maneira sequencial. Logo, este trabalho propõe uma arquitetura reconfigurável otimizada para a implementação desses dois tipos de circuitos (processamento digital de sinais e teste). Com esta abordagem pretende-se ter ganhos de área em relação tanto a uma implementação dedicada (full-custom) quanto a uma implementação em dispositivos reconfiguráveis comerciais. Para validar essas idéias, a arquitetura proposta é descrita em uma linguagem de descrição de hardware, e são mapeados e simulados algoritmos de teste e de processamento de sinais nessa arquitetura. S˜ao feitas estimativas da área ocupada pelas três abordagens (dedicada, dispositivo reconfigurável comercial e nova arquitetura proposta), bem como uma análise comparativa entre as mesmas. Também são feitas estimativas de atraso e frequência máxima de operação. / Digital electronic systems have been increasingly used in a large spectrum of applications, such as communication, voice processing, instrumentation, biomedicine, and multimedia. Most of these applications require some kind of signal processing. Most of this task is usually performed by a digital block. Moreover, these complex systems are composed of different kinds of circuits, such as RAM (Random Access Memory) and ROM (Read Only Memory) memories, complex datapaths and control parts. This way, the test of such systems is ever more important. Likewise, the increasingly complexity of the circuits to be tested requires more complex testers (external test), making the latter more expensive. An approach to address this problem is to embbed the test functions onto the chip to be tested itself. Nevertheless, this approach may bring a prohibitive cost in terms of area on silicon. However, if the test and the signal processing functions are not required to run in parallel, then it is possible to use the same reconfigurable area to implement these functions one after another. Thus, this work proposes an optimized reconfigurable architecture to implement this kind of circuits (digital signal processing and test). This approach intends to decrease the occupied area in comparison to a dedicated and also to a comercial reconfigurable device implementation. To validate these ideas, the proposed architecture is described using a hardware description language and some test and digital signal processing applications are mapped and simulated on this architecture. In this work an estimative of the occupied area by the three approaches (dedicated, comercial reconfigurable device, and the new proposed architecture) as well as a comparison analysis between them are performed. Likewise, a delay estimate is performed and the maximum operation frequency is evaluated.

Este trabalho trata de conceitos relacionados à qualidade da Energia Elétrica (EE) e, neste contexto, apresenta a proposta de técnicas para a compressão da representação de transitórios rápidos e da análise tempo-frequência de distúrbios elétricos em geral. A qualidade da Energia Elétrica é medida pelo coeficiente de desvios que os sinais de tensão e corrente apresentam em relação ao sinal senoidal ideal. Tais desvios são denominados de distúrbios, podendo ser classificados como quase estacionários (e.g. distorção de harmônicas) e eventos (e.g. transitórios rápidos). No contexto de EE, os transitórios rápidos possuem pequena duração (i.e. na ordem dos microssegundos), são detectados por altas taxas de amostragem (i.e. na ordem dos MHz) e possuem difícil parametrização. Portanto, as representações das formas de onda geralmente são armazenadas para auxiliar a avaliação subjetiva dos transitórios e dos parâmetros de interesse. Consequentemente, a compressão destas formas de onda torna-se de extrema importância para armazenar dados adquiridos por longos períodos de tempo, e estes modos de compressão são tratados nesta dissertação. Em virtude das altas taxas de amostragem utilizadas, uma técnica baseada em Análise de Componentes Principais (PCA – Principal Component Analysis) é proposta para esta representação mais compacta de transitórios. Resultados mostram que o desempenho em compressão versus qualidade de reconstrução é semelhante ao de trabalhos relacionados com a vantagem de atender aos requisitos de altas taxas de amostragem. A análise tempo-frequência é um mecanismo que auxilia na classificação e caracterização dos distúrbios elétricos. Neste trabalho, a Transformada de Hilbert-Huang é estudada e uma proposta de melhoria na Decomposição Empírica de Modos (EMD – Empirical Mode Decomposition) é apresentada. Nossos resultados mostram que a técnica proposta economiza o custo computacional se comparada com o estado da arte. Em virtude disso, a técnica proposta apresenta uma taxa de redução no tempo médio de execução de 99,76 % em relação à técnica do estado da arte. Além disso, uma verificação acerca do desempenho em eficiência de compressão versus qualidade de reconstrução de trabalhos anteriores é também desenvolvida nesta dissertação. Foi utilizada uma sistemática de avaliação experimental com base em amostras de sinais AC, de forma a avaliar as taxas de compressão atingidas pelas técnicas estudadas, como a Transformada Wavelet Discreta. Resultados mostram que a Transformada Wavelet falha para compressão de todo e qualquer tipo de distúrbio elétrico quando analisado o compromisso entre acuidade de reconstrução versus eficiência de compressão. / This work deals with concepts related to the AC Power Quality theoretical framework and, in this scope, proposes techniques for the representation of fast transient data compression and for the power line disturbances time-frequency analysis. The AC power quality is measured by the differences between actual and ideal sinusoidal voltage/current signals. These differences are known as electrical disturbances, which can be classified as quasi-stationary (e.g. harmonic distortion) or events (e.g. surge or fast transients) disturbances. In the AC Power Quality scope, the fast transients have short duration (i.e. typically on the order of microseconds), are detected by high sampling rates (i.e. typically on the order of MHz), and are hard to characterize and parameterize. Hence, the resultant representation of the waveforms is in general stored to help in the subjective evaluation of these fast transients and their parameters of interest. As a consequence the compression turns out to be of main concern, in order to store this information acquired over long periods of time (like weeks or months). In this work, a compression technique is proposed taking into account the high sampling rates. The proposed technique makes use of the Principal Component Analysis (PCA) for such compact representation of fast transients. The Compression efficiency versus reconstruction accuracy results show a similar performance for the proposed technique when compared to the related works. On the other hand, the proposed technique can handle the large amount of data provided by the high sampling rates. The time-frequency analysis helps in the classification and characterization of AC power quality disturbances. In this work, the Hilbert-Huang Transform is studied and a modification is proposed in order to improve the Empirical Mode Decomposition (EMD) performance. Our results show that the proposed modification can save computational cost when compared to the state-of-the-art. Therefore, the average execution time is reduced to 99.76 % in comparison with the state-of-the-art technique. Besides that, this work also revisits previous techniques based on the Discrete Wavelet Transform (DWT) in order to verify the trade-off between reconstruction accuracy versus compression efficiency under a more systematic experimental evaluation setup, considering samples of real AC signals. Results show that DWT fails as a general-purpose technique in AC Power Quality scope.

Os sistemas eletrônicos digitais estão sendo cada vez mais utilizados em aplicações de telecomunicações, processamento de voz, instrumentação, biomedicina e multimídia. A maioria dessas aplicações requer algum tipo de processamento de sinal, sendo que essa função normalmente é executada em grande parte por um bloco digital. Além disso, considerando-se os diversos tipos de circuitos existentes num sistema, tais como memórias RAM (Random Access Memory) e ROM (Read Only Memory), partes operativas e partes de controle complexas, é cada vez mais importante a preocupação com o teste desses sistemas complexos. O aumento da complexidade dos circuitos a serem testados exige também um aumento na complexidade dos circuitos testadores (teste externo), tornando estes últimos muito caros. Uma alternativa viável é integrar algumas ou todas as funções de teste no próprio chip a ser testado. Por outro lado, essa estratégia pode resultar em um custo proibitivo em termos de área em silício.É interessante observar, no entanto, que se os testes e a função de processamento de sinal não necessitarem ser executados em paralelo, então é possível utilizar uma única área reconfigurável para realizar essas funções de uma maneira sequencial. Logo, este trabalho propõe uma arquitetura reconfigurável otimizada para a implementação desses dois tipos de circuitos (processamento digital de sinais e teste). Com esta abordagem pretende-se ter ganhos de área em relação tanto a uma implementação dedicada (full-custom) quanto a uma implementação em dispositivos reconfiguráveis comerciais. Para validar essas idéias, a arquitetura proposta é descrita em uma linguagem de descrição de hardware, e são mapeados e simulados algoritmos de teste e de processamento de sinais nessa arquitetura. S˜ao feitas estimativas da área ocupada pelas três abordagens (dedicada, dispositivo reconfigurável comercial e nova arquitetura proposta), bem como uma análise comparativa entre as mesmas. Também são feitas estimativas de atraso e frequência máxima de operação. / Digital electronic systems have been increasingly used in a large spectrum of applications, such as communication, voice processing, instrumentation, biomedicine, and multimedia. Most of these applications require some kind of signal processing. Most of this task is usually performed by a digital block. Moreover, these complex systems are composed of different kinds of circuits, such as RAM (Random Access Memory) and ROM (Read Only Memory) memories, complex datapaths and control parts. This way, the test of such systems is ever more important. Likewise, the increasingly complexity of the circuits to be tested requires more complex testers (external test), making the latter more expensive. An approach to address this problem is to embbed the test functions onto the chip to be tested itself. Nevertheless, this approach may bring a prohibitive cost in terms of area on silicon. However, if the test and the signal processing functions are not required to run in parallel, then it is possible to use the same reconfigurable area to implement these functions one after another. Thus, this work proposes an optimized reconfigurable architecture to implement this kind of circuits (digital signal processing and test). This approach intends to decrease the occupied area in comparison to a dedicated and also to a comercial reconfigurable device implementation. To validate these ideas, the proposed architecture is described using a hardware description language and some test and digital signal processing applications are mapped and simulated on this architecture. In this work an estimative of the occupied area by the three approaches (dedicated, comercial reconfigurable device, and the new proposed architecture) as well as a comparison analysis between them are performed. Likewise, a delay estimate is performed and the maximum operation frequency is evaluated.

Orientador: Paulo Roberto de Aguiar / Banca: Eraldo Jannone da Silva / Banca: Eduardo Carlos Bianchi / Resumo: A necessidade de aplicação de novos equipamentos em ambientes cada vez mais agressivos demandou a busca por novos produtos capazes de suportar altas temperaturas, inertes às corroções químicas e com alta rigidez mecânica. O avanço tecnógico na produção de materiais cerâmicos tornou possível o emprego de processos de fabricação que antes eram somente empregados em metais. Dentre os processos de usinagem de cerâmicas avançadas, a retificação é o mais utilizado devido às maiores taxas de remoção diferentemente do brunimento e das limitações geométricas do processo de lapidação. A rugosidade é um do parâmetros de saída do processo de retificação que influi, dentre outros fatores, na qualidade do deslizamento entre estruturas, podendo gerar aquecimento. Além disso, o desgaste da ferramenta de corte gerado durante o processo está associado aos custos fixos e a problemas relacionados com o acabamento superficial bem como a danos estruturais. Essas duas variáveis, rugosidade e desgaste, são objetos de estudos de muitos pesquisadores. Entretanto, o controle automático tem sido uma difícil tarefa de ser realizada devido às variações de parâmetros ocorridas no processo. Dessa maneira, o presente trabalho tem por objetivo aplicar a lógica ANFIS (Adaptive Neuro-Fuzzy Inference System) na estimação da rogosidade e do desgaste da ferramenta de corte no processo de retificação plana de cerâmicas avançadas. A ferramenta de corte aplicada para retificar os corpos-de-prova de alumina (96%) foi um rebolo diamantado. A partir do processamento digital dos sinais de emissão acústica e potência média de corte foram calculadas as estatísticas: média, desvio padrão, potência máxima, DPO e DPKS. As estatísticas foram aplicadas com entradas de duas redes ANFIS, uma estimando valores de rugosidade e outra estimando valores de desgaste... (Resumo completo, clicar acesso eletrônico abaixo) / Abstract: The need for implementation of new equipaments in an increasingly agressive environmentl demanded a search for new products capable of withstanding high temperatures, inert to chemical corrosion and high mechanical stiffeness. Technological advances in the production of ceramic materials have become possible with the employment of manufacturing processes that previously were only employed in metals. Among the advanced ceramics machining processes, the grinding process is the most used, because of higher removal rates in constrast with the honing process and geometric limitations of lapping process. The surface reoughness is one of the output parameters of grinding process that affects, among other factors, the quality of sliding between structures that may generate heat. Moreover, the wear of the cutting tool generated during the process is associated with fixed costs and problems related to suface finishing as well as structural damages. These two variables, surface roughness and wear, have been studied by many researchers; however, the automatic control has been a difficult task to be carry out due to parameters variations occurring in the process. Hence, this work aims to apply logic ANFIS (Adaptive Neuro-Fuzzy Inference System) in the estimation of surface roughness and wear of the cutting tool in the tangential griding process of advanced ceramics. The cutting tools used to grind workpieces of alumina (96%) was a diamond grinding wheel. From the digital processing of acoustic emission and average cutting power signals some statistics were calculated: mean, standard deviation, maximum power, DPO and DPKS. The statistics were applied as inputs of two ANFIS networks estimating surface roughess and wear values. The results had demonstrated that the statistics associated with the ANFIS network can be used in the estimation of surface roughness and wear. However, the wear ANFIS network... (Complete abstract click electronic access below) / Mestre

A caracterização das patologias da laringe até o presente momento é predominantemente realizada de forma qualitativa. Alguns trabalhos recentes têm quantificados parâmetros acústicos no intuito de discriminar as diversas patologias. Este trabalho verifica os valores médios das diversas medidas acústicas da voz e as relaciona com as diferentes patologias. Desta forma, futuramente será possível utilizar estes valores para quantificar e acompanhar diferentes estágios do tratamento da patologia. O conjunto de valores médios compõem o que chamamos de perfil acústico. / Until now the characterization of larynx pathologies has been done in a subjective manner. Recently some researches have been conducted in order to quantify acoustic parameters mainly to discriminate the larynx pathologies. In this work several acoustic parameters of voice was evaluated and their correlation with the pathologies were established. In the future, would be possible to use these parameters to quantify and to follow the therapy procedures. These values constitute the acoustic profile of the pathologies.

A eletromiografia consiste no estudo do movimentos dos músculos através dos sinais elétricos emitidos pelos mesmos. Esses sinais são captados por meio de eletrodos (de surpefície ou de agulha), sendo muito suscetíveis a variações e interferências não relacionadas diretamente com o movimento muscular (ruídos). Visando obter dados qualitativamente confiáveis, o processamento digital de sinais fornece como ferramentas os filtros ótimos e adaptativos, que são utilizados quando o sinal desajado está contaminado por ruído. Com a finalidade de diminuir o ruído presente no sinal eletromiográfico, foram implementados os filtros de wiener e wiener adaptativo ao algoritmo LMS (least mean square), tendo a análise da relação sinal/ruído dos sinais obtidos demonstrado que não há diferença significativa entre os filtros. Como conclusão, no tratamento de sinais eletromiográficos, pode-se aplicar tanto o filtro de wiener como o de wiener adaptativo, observando-se que este último apresenta a vantagem de consumir menos tempo de processamento. / Electromyography is the study of muscle moviments through the electrical signal that they emanate. These signals are detected with eletrodes (surface or needle), where variations and interferences not directly related with movement are present (noises). Digital signal processing provides optimal and adaptative filters with the aim to get qualitative reliable data. The filters are used when desired signal is corrupted by noise. With the purpose of noise reduction in electromyography signal, wiener and adaptative wiener filters (the last one with least mean square algorithm) were implemented. However, signal-to-noise ratio analysis gave evidence that there is no significative difference between both the filters. As conclusion, in electromygraphy signal treatment, wiener and adaptative wiener filters could be used, with the only difference that the last one takes less processing time.

Os sistemas eletrônicos digitais estão sendo cada vez mais utilizados em aplicações de telecomunicações, processamento de voz, instrumentação, biomedicina e multimídia. A maioria dessas aplicações requer algum tipo de processamento de sinal, sendo que essa função normalmente é executada em grande parte por um bloco digital. Além disso, considerando-se os diversos tipos de circuitos existentes num sistema, tais como memórias RAM (Random Access Memory) e ROM (Read Only Memory), partes operativas e partes de controle complexas, é cada vez mais importante a preocupação com o teste desses sistemas complexos. O aumento da complexidade dos circuitos a serem testados exige também um aumento na complexidade dos circuitos testadores (teste externo), tornando estes últimos muito caros. Uma alternativa viável é integrar algumas ou todas as funções de teste no próprio chip a ser testado. Por outro lado, essa estratégia pode resultar em um custo proibitivo em termos de área em silício.É interessante observar, no entanto, que se os testes e a função de processamento de sinal não necessitarem ser executados em paralelo, então é possível utilizar uma única área reconfigurável para realizar essas funções de uma maneira sequencial. Logo, este trabalho propõe uma arquitetura reconfigurável otimizada para a implementação desses dois tipos de circuitos (processamento digital de sinais e teste). Com esta abordagem pretende-se ter ganhos de área em relação tanto a uma implementação dedicada (full-custom) quanto a uma implementação em dispositivos reconfiguráveis comerciais. Para validar essas idéias, a arquitetura proposta é descrita em uma linguagem de descrição de hardware, e são mapeados e simulados algoritmos de teste e de processamento de sinais nessa arquitetura. S˜ao feitas estimativas da área ocupada pelas três abordagens (dedicada, dispositivo reconfigurável comercial e nova arquitetura proposta), bem como uma análise comparativa entre as mesmas. Também são feitas estimativas de atraso e frequência máxima de operação. / Digital electronic systems have been increasingly used in a large spectrum of applications, such as communication, voice processing, instrumentation, biomedicine, and multimedia. Most of these applications require some kind of signal processing. Most of this task is usually performed by a digital block. Moreover, these complex systems are composed of different kinds of circuits, such as RAM (Random Access Memory) and ROM (Read Only Memory) memories, complex datapaths and control parts. This way, the test of such systems is ever more important. Likewise, the increasingly complexity of the circuits to be tested requires more complex testers (external test), making the latter more expensive. An approach to address this problem is to embbed the test functions onto the chip to be tested itself. Nevertheless, this approach may bring a prohibitive cost in terms of area on silicon. However, if the test and the signal processing functions are not required to run in parallel, then it is possible to use the same reconfigurable area to implement these functions one after another. Thus, this work proposes an optimized reconfigurable architecture to implement this kind of circuits (digital signal processing and test). This approach intends to decrease the occupied area in comparison to a dedicated and also to a comercial reconfigurable device implementation. To validate these ideas, the proposed architecture is described using a hardware description language and some test and digital signal processing applications are mapped and simulated on this architecture. In this work an estimative of the occupied area by the three approaches (dedicated, comercial reconfigurable device, and the new proposed architecture) as well as a comparison analysis between them are performed. Likewise, a delay estimate is performed and the maximum operation frequency is evaluated.

Este trabalho trata de conceitos relacionados à qualidade da Energia Elétrica (EE) e, neste contexto, apresenta a proposta de técnicas para a compressão da representação de transitórios rápidos e da análise tempo-frequência de distúrbios elétricos em geral. A qualidade da Energia Elétrica é medida pelo coeficiente de desvios que os sinais de tensão e corrente apresentam em relação ao sinal senoidal ideal. Tais desvios são denominados de distúrbios, podendo ser classificados como quase estacionários (e.g. distorção de harmônicas) e eventos (e.g. transitórios rápidos). No contexto de EE, os transitórios rápidos possuem pequena duração (i.e. na ordem dos microssegundos), são detectados por altas taxas de amostragem (i.e. na ordem dos MHz) e possuem difícil parametrização. Portanto, as representações das formas de onda geralmente são armazenadas para auxiliar a avaliação subjetiva dos transitórios e dos parâmetros de interesse. Consequentemente, a compressão destas formas de onda torna-se de extrema importância para armazenar dados adquiridos por longos períodos de tempo, e estes modos de compressão são tratados nesta dissertação. Em virtude das altas taxas de amostragem utilizadas, uma técnica baseada em Análise de Componentes Principais (PCA – Principal Component Analysis) é proposta para esta representação mais compacta de transitórios. Resultados mostram que o desempenho em compressão versus qualidade de reconstrução é semelhante ao de trabalhos relacionados com a vantagem de atender aos requisitos de altas taxas de amostragem. A análise tempo-frequência é um mecanismo que auxilia na classificação e caracterização dos distúrbios elétricos. Neste trabalho, a Transformada de Hilbert-Huang é estudada e uma proposta de melhoria na Decomposição Empírica de Modos (EMD – Empirical Mode Decomposition) é apresentada. Nossos resultados mostram que a técnica proposta economiza o custo computacional se comparada com o estado da arte. Em virtude disso, a técnica proposta apresenta uma taxa de redução no tempo médio de execução de 99,76 % em relação à técnica do estado da arte. Além disso, uma verificação acerca do desempenho em eficiência de compressão versus qualidade de reconstrução de trabalhos anteriores é também desenvolvida nesta dissertação. Foi utilizada uma sistemática de avaliação experimental com base em amostras de sinais AC, de forma a avaliar as taxas de compressão atingidas pelas técnicas estudadas, como a Transformada Wavelet Discreta. Resultados mostram que a Transformada Wavelet falha para compressão de todo e qualquer tipo de distúrbio elétrico quando analisado o compromisso entre acuidade de reconstrução versus eficiência de compressão. / This work deals with concepts related to the AC Power Quality theoretical framework and, in this scope, proposes techniques for the representation of fast transient data compression and for the power line disturbances time-frequency analysis. The AC power quality is measured by the differences between actual and ideal sinusoidal voltage/current signals. These differences are known as electrical disturbances, which can be classified as quasi-stationary (e.g. harmonic distortion) or events (e.g. surge or fast transients) disturbances. In the AC Power Quality scope, the fast transients have short duration (i.e. typically on the order of microseconds), are detected by high sampling rates (i.e. typically on the order of MHz), and are hard to characterize and parameterize. Hence, the resultant representation of the waveforms is in general stored to help in the subjective evaluation of these fast transients and their parameters of interest. As a consequence the compression turns out to be of main concern, in order to store this information acquired over long periods of time (like weeks or months). In this work, a compression technique is proposed taking into account the high sampling rates. The proposed technique makes use of the Principal Component Analysis (PCA) for such compact representation of fast transients. The Compression efficiency versus reconstruction accuracy results show a similar performance for the proposed technique when compared to the related works. On the other hand, the proposed technique can handle the large amount of data provided by the high sampling rates. The time-frequency analysis helps in the classification and characterization of AC power quality disturbances. In this work, the Hilbert-Huang Transform is studied and a modification is proposed in order to improve the Empirical Mode Decomposition (EMD) performance. Our results show that the proposed modification can save computational cost when compared to the state-of-the-art. Therefore, the average execution time is reduced to 99.76 % in comparison with the state-of-the-art technique. Besides that, this work also revisits previous techniques based on the Discrete Wavelet Transform (DWT) in order to verify the trade-off between reconstruction accuracy versus compression efficiency under a more systematic experimental evaluation setup, considering samples of real AC signals. Results show that DWT fails as a general-purpose technique in AC Power Quality scope.

Orientadores: Jose Marcos Travassos Romano, Cristiano Magalhães Panazio / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-09T08:52:54Z (GMT). No. of bitstreams: 1 Menezes_AlamSilva_M.pdf: 3586178 bytes, checksum: 0b475a352c1a0c8fc6c72a6a3c846f45 (MD5) Previous issue date: 2007 / Resumo: A presente dissertação apresenta um estudo da tecnologia dos rádios cognitivos bem como uma avaliação dos possíveis ganhos desta promissora técnica em relação aos atuais meios de acesso ao espectro eletromagnético. Numa segunda frente de trabalho, tratamos do problema de equalização cega no contexto de canais SIMO, com uma única entrada e múltiplas saídas. Propomos a predição linear multicanal como estrutura de equalização em sistemas OFDM e avaliamos por meio de simulações a viabilidade da técnica proposta / Abstract: In this work, we provide a study of the cognitive radio technology and the potential gains that this technique may provide with regard to current electromagnetic spectrum access techniques. In a second workphase, we deal with the problem of blind equalization in the context of single input multiple output channels (SIMO). We propose the use of a multichannel linear prediction structure to equalize OFDM systems and we assess its performance through numerical simulations / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientadores: Dalton Soares Arantes, Fábio Lumertz Garcia / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de Computação / Made available in DSpace on 2018-08-26T08:19:51Z (GMT). No. of bitstreams: 1 CarrionBetancourt_CarlosEnrique_M.pdf: 2602148 bytes, checksum: d14588789c8a464595b34613eb4822aa (MD5) Previous issue date: 2014 / Resumo: Esta dissertação estuda as técnicas de recuperação de frequência e fase de portadora em receptores ópticos coerentes, operando no modo rajada. Inicialmente, abordam-se a análise e modelagem das duas principais degradações que afetam a portadora, quais sejam, os desvios de frequência, que são produto da diferença de frequência entre o laser emissor e o oscilador local no receptor, e de ruídos de fase dos dispositivos a laser usados em comunicações ópticas coerentes. Usando os modelos de passeio aleatório (random walk) para o ruído de fase, os principais algoritmos de recuperação de frequência e de fase são revisados. Os estudos levam em consideração as novas tecnologias de lasers para comunicações, que asseguram alta estabilidade de frequência de curto prazo (short-term), para uso em receptores ópticos coerentes operando a taxas acima de 100 Gbps. Um projeto de preâmbulo especial foi concebido, a fim de viabilizar a obtenção de expressões analíticas para um estimador ótimo, no sentido do Mínimo Erro Quadrático Médio (MMSE). Resultados de simulações em MatLab/Simulink são apresentados para a validação dos resultados teóricos / Abstract: Frequency and phase estimation for carrier recovery in burst-mode coherent optical receivers are studied in this dissertation. Accurate models for frequency and phase deviations in communication lasers are initially studied, in order to present a tutorial study on frequency mismatch and phase recovery algorithms. Our studies take into account the current laser technology for optical communications using coherent receivers, especially the high short-term laser frequency stability for receivers operating above 100 Gbps. A special preamble design is presented for which an optimum estimator using the Minimum Mean-Square Error criterion is obtained. The estimator is given in closed-form solution with low computational space- and time-complexity. Simulation results in MatLab/Simulink are presented to validate the theoretical results. / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica