Reproduction de : Habilitation à diriger des recherches : Sciences physiques. Électronique : Lille 1 : 2005. / N° d'ordre (Lille 1) : 479. Textes en français (synthèse des travaux) et en anglais (publications en annexe). Curriculum vitae. Titre provenant de la page de titre du document numérisé. Bibliogr. p. 72-80. Liste des publications et communications.

Reproduction de : Thèse de doctorat : Électronique : Lille 1 : 2004. / N° d'ordre (Lille 1) : 3451. Résumé en français et en anglais. Titre provenant de la page de titre du document numérisé. Bibliogr. à la suite de chaque chapitre. Liste des publications.

Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l'électronique supporte l'absence de système de refroidissement. Si la haute température de fonctionnement n'empêche pas d'atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol... Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l'utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN...), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie " commande " de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C'est dans ce contexte de faiblesse concernant l'étage de commande rapprochée qu'a été construit le projet FNRAE COTECH, et où s'inscrivent les travaux de cette thèse, Dans un premier temps, un état de l'art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d'entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l'effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d'un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d'onduleur a été conçu pour tester ces driver in-situ.

Dans la lignée des progrès technologiques récents en électronique, ces dernières décennies ont vu l’émergence d’une variété de systèmes permettant l’interface bioélectronique, allant de la mesure de l’activité électrique émise par l’ensemble du cerveau jusqu’à la mesure du signal émis par un neurone unique. Bien que des interfaces électroniques avec les neurones ont montré leur utilité pour des applications cliniques et sont communément utilisés par les neurosciences fondamentales, leurs performances sont encore très limitées, notamment en raison de l’incompatibilité relative entre les systèmes à l’état solide et le vivant. Dans ce travail de thèse, nous avons étudié des techniques et des matériaux nouveaux permettant une approche alternative et qui pourraient améliorer le suivi de l’activité de réseaux de neurones cultivés in situ et à terme la performance des neuroprothèses in vivo. Dans ce travail, des réseaux de nanofils de silicium et des microélectrodes en diamant sont élaborés pour respectivement améliorer la résolution spatiale et la stabilité des électrodes dans un environnement biologique. Un point important de cette thèse est également l’évaluation des performances de transistors à effet de champ en graphène pour la bio électronique. En raison des performances remarquables et combinées sur les aspects électrique, mécanique et chimique du graphène, ce matériau apparaît comme un candidat très prometteur pour la réalisation d’une électronique permettant une interface stable et sensible avec un réseau de neurones. Nous montrons dans ce travail l’affinité exceptionnelle des neurones avec une surface de graphène brut et la réalisation d’une électronique de détection rapide et sensible à base de transistor en graphène. / In line with the technological progress of last decades a variety of adapted bioelectrical interfaces was developed to record electrical activity from the nervous system reaching from whole brain activity to single neuron signaling. Although neural interfaces have reached clinical utility and are commonly used in fundamental neuroscience, their performance is still limited. In this work we investigated alternative materials and techniques, which could improve the monitoring of neuronal activity of cultured networks, and the long-term performance of prospective neuroprosthetics. While silicon nanowire transistor arrays and diamond based microelectrodes are proposed for improving the spatial resolution and the electrode stability in biological environment respectively, the main focus of this thesis is set on the evaluation of graphene based field effect transistor arrays for bioelectronics. Due to its outstanding electrical, mechanical and chemical properties graphene appears as a promising candidate for the realization of chemically stable flexible electronics required for long-term neural interfacing. Here we demonstrate the outstanding neural affinity of pristine graphene and the realization of highly sensitive fast graphene transistors for neural interfaces.

Ce travail porte sur l’étude des interfaces semi-conducteur/diélectrique et semiconducteur/électrode dans les transistors organiques à effet de champ (OFETs). En effet, le transport et l’injection des charges se trouvent affectés par la qualité de ces interfaces.L’objectif est donc la compréhension de l’influence des caractéristiques morphologiques(rugosité, énergie de surface) et électroniques (travail de sortie) du diélectrique ou del’électrode sur les performances des OFETs.Dans un premier temps, des OFETs sur substrats de silicium à base de pentacène ontété fabriqués et les interfaces traitées à l’aide de monocouches auto-assemblées (SAMs). Legreffage des SAMs tels que l’OTS8 ou l’OTS, en neutralisant les groupes hydroxyles et enprésentant une surface apolaire, conduit à une réduction de la densité de pièges en surface. Deplus, les pièges présents dans la couche active et dus aux joints de grains sont moinsnombreux grâce à une croissance 2D en larges grains du pentacène sur OTS. Cesmodifications de l’interface sont mises en évidence par une réduction de la tension de seuil,de la pente sous le seuil ainsi que de l’hystérésis. Le transport ainsi favorisé des chargespermet une amélioration de la mobilité jusqu’à 0,6 cm2/Vs.Nous nous sommes également intéressés à l’interface semi-conducteur/électrode et àsa modification par des SAMs fluorés tels que le PFBT, le PFHT et le PFDT. L’influence desSAMs est présente tant au niveau morphologique, en améliorant la continuité de croissance dupentacène à la jonction diélectrique/électrode qu’au niveau électronique en augmentant letravail de sortie de l’électrode. La réduction de la résistance de contact RC souligne clairementces modifications et conduit à des mobilités maximales de 0,6 cm2/Vs. Par la suite, nousavons choisi de modifier ces deux interfaces dans un même dispositif, ce qui nous a permisd’atteindre des mobilités moyennes élevées de 1,3 cm2/Vs.La dernière partie de ces travaux a été dédiée à la fabrication d’OFETs basse tension àbase de pentacène ou de C60 sur substrats de verre. Le caractère basse tension de cesdispositifs est rempli grâce à l’utilisation d’un diélectrique composé de deux couches : undiélectrique à forte constante diélectrique, l’oxyde d’aluminium, et une fine couche d’undiélectrique à faible constante diélectrique comme les SAMs (C8-PA ou C18-PA) ou lespolymères (PMMA ou PVT). Cette combinaison permet d’atteindre des mobilités(m = 0,4 cm2/Vs) encourageantes pour des OFETs de type n ainsi que de faibles hystérésis(<0,1 V) dans le cas d’OFETs de type p. / The charge transport and injection are strongly dependant of the semiconductor/dielectric and semi-conductor/electrode interfaces quality. Therefore, this studyfocuses on these interfaces in organic field effect transistors (OFETs). The goal is theunderstanding of the relation between the dielectric (roughness, surface energy) or electrode(work function) characteristics and the OFETs performances.First, we investigate the influence of the interfaces modification by SAMs (SelfAssembled Monolayers) in pentacene based OFETs on silicon substrates. Due to the SAMsgrafting such as OTS8 or OTS, the hydroxyls groups are neutralized and the dielectric showsan apolar surface leading to the reduction of the charge traps density. Moreover, a 2Dpentacene growth with large grains on OTS surface contributes to the decrease of the chargetraps density in the bulk. The threshold voltage, subthreshold swing and hysteresis decreasesgive rise to these modifications. The improvement of the charge transport allows us to reachmobility up to 0.6 cm2/Vs.Then, we investigate the electrode surface treatment by fluorinated SAMs such asPFBT, PFHT or PFDT. The better pentacene layer continuity and the increased electrodework function emphasize the morphologic and electronic influences of the SAMs. Thesemodifications lead to the contact resistance reducing and in consequence to an enhancedmobility up to 0.6 cm2/Vs. Finally, devices with a combination of the interfaces treatmentpresent high mean mobility of 1.3 cm2/Vs.On the final part of this study, we concentrate on low voltage C60 or pentacene basedOFETs on glass substrates. Using a dielectric composed of a high-k dielectric as AlOx and athin layer of a low-k dielectric such as phosphonic SAMs (C8-PA or C18-PA) or polymers(PMMA or PVT) allow us to achieve this low voltage condition. The mobility obtained withn-type OFETs (m = 0.4 cm2/Vs) and the small hysteresis (<0.1 V) in p-type OFETs arepromising.

Cette thèse porte sur l'étude d'un diélectrique de type ferroélectrique pour une application aux transistors organiques. La configuration adoptée est de type bottom-gate top- contact. Le matériau semi-conducteur utilisé est un transporteur d'électrons. Dans la première partie de ce projet, nous avons réalisé des transistors organiques à effet de champ (OFETs) avec une couche de PMMA comme diélectrique de grille. Ce matériau, très étudié et connu, permet d'avoir un composant servant de référence. Nous avons également mené une étude sur la longueur de canal, la vitesse de dépôt du semi-conducteur organique et l'épaisseur du diélectrique, en vue d'en déduire l'influence de ces grandeurs sur les performances électriques des OFETs. Après l'optimisation de ces paramètres, nous avons démontré une amélioration de la mobilité des porteurs, une augmentation du rapport Ion/Ioff, une amélioration de la capacité et une diminution des tensions d'alimentation et de seuil. Ces résultats ont été interprétés à l'aide de caractérisations électriques. Dans un second temps, le diélectrique ferroélectrique poly(vinylidenefluoride-co-trifluoroethylene) (P(VDF-TrFE)) a été ajouté au composant, afin de réaliser un diélectrique hybride avec le PMMA. Ce dernier permet de combiner les avantages de la haute permittivité relative du P(VDF-TrFE), et de la faible rugosité du film de PMMA en contact avec le semiconducteur. Une étude comparative a été effectuée avec les transistors de référence. Il en ressort, pour une épaisseur identique de diélectrique, une diminution des tensions d'alimentation et de seuil, et une amélioration de la mobilité des charges avec l'OFET implémentant le matériau ferroélectrique. La discussion de ces résultats est appuyée par des caractérisations électriques et morphologiques. / This thesis deals with the study of a ferroelectric material as gate dielectric for organic transistor applications. The configuration adopted is bottom-gate top-contact. The semiconductor used is an electron transport material. In a first part, we made organic field effect transistors (OFETs) with a layer of PMMA as a gate dielectric. This material, very studied and well known, serves as reference. We also carried out a study on the channel length, the organic semiconductor deposition rate and the dielectric thickness, in order to deduce the impact of these parameters on OFETs performances. After optimization, we have demonstrated an improvement of the mobility, on/off current ratio, capacitance and a reduction of supply and threshold voltages. These results have been interpreted using electrical characterizations. In a second step, the poly (vinylidenefluoride-co- trifluoroethylene) (P(VDF-TrFE)) ferroelectric material was added to provide a hybrid dielectric with PMMA. This OFET combine the advantages of high permittivity of P(VDF-TrFE) and low roughness of PMMA. A comparative study was carried out with reference transistors. For same dielectric thickness, a reduction of the supply and threshold voltages and an improvement of the mobility is obtained for the OFET implementing ferroelectric material. The discussion of these results is supported by electrical and morphological characterizations.

Le graphène est un plan unique d'atomes de carbone formant une structure en nid d'abeilles. Dans le cas idéal, le graphène possède des propriétés physiques étonnantes résultant de sa structure électronique en « cône de Dirac ». En particulier, la mobilité électronique dans le graphène est exceptionnelle ce qui ouvre des perspectives pour les transistors futurs. Dans cette thèse notre objectif est de tester les propriétés et les performances de transistors réalisés sur graphène à l'aide d'une technologie compatible CMOS. Depuis 2004, il est connu qu'on peut obtenir ce matériau bidimensionnel à partir de la graphitisation du carbure de silicium (SiC). C'est cette technique qui a été utilisée ici. Parmi les résultats obtenus, nous présenterons en particulier une méthode innovante pour déterminer le nombre de couches de graphène. Nous détaillerons la technologie d'intégration mise au point, avec la réalisation de transistors à canal court et étroit. Nous montrerons les caractéristiques obtenues. La mobilité électronique mesurée est à l’état de l’art international. Nous analyserons également le rôle du diélectrique de grille sur la qualité des performances. / Graphene consists of a single atoms plane reorganized in honeycomb lattice. Ideal graphene has astonishing properties coming from his electronic structure in Dirac cone. One of these properties is an exceptional mobility indispensable for future transistors. In this work, our objective is to evaluate properties and performance of transistors based on graphene. These transistors are fabricated by using a CMOS-like integration. Since 2004, graphene can be obtained via sublimation of silicon carbide substrate. We used this technique to study graphene. We will present a particular method to enumerate the number of layer obtained in surface and the integration choosen to obtain short and thin transistors. We will show electrical characteristic obtained. The charge carrier mobility measured is similar to the state of the art. An analysis of the gate dielectric is also presented.

Les nanostructures de semi-conducteurs de faibles dimensions (comme les nanofils(NFs)) sont devenues l'objet de recherches intensives pour explorer de nouveaux phénomènes émergents à l'échelle nanométrique et sonder leur possibilités d’ utilisation dans l'électronique du futur. Parmi les différents nanofils semi-conducteurs, SiC a des propriétés très particulières, comme une large bande interdite, une excellente conductivité thermique, un haut champ électrique de claquage, une stabilité chimique et physique, une haute mobilité des électrons et une haute biocompatibilité.Nous proposons dans cette étude ; d'examiner une nouvelle approche pour fabriquer des nanostructures de SiC par l'approche « top-down ». Cela permet l'élaboration de nanostructures cristallines de SiC de haute qualité monocristalline avec un niveau de dopage contrôlé. Le comportement de nanostructures de SiC gravées a également été étudié en fonction de polytypes et des orientations cristallographiques.Nous avons également étudié les trois principaux sujets de SiC nano-devices pour atteindre une excellente performance. Pour répondre à ces questions, deux types de SiC nanoFET (SiC NFFET et SiC NPFET) ont été fabriqués et caractérisés par l'utilisation de nanofils de SiC et de nanopiliers de SiC préparés respectivement par les méthodes « bottom-up » et « top-down ». / Low dimensional semiconductor nanostructures, such as nanowires (NWs), have become the focus of intensive research for exploring new emergent phenomena at the nanoscale and probing their possible use in future electronics. Among these semiconductor NWs, Silicon Carbide (SiC) has very unique properties, such as wide bandgap, excellent thermal conductivity, chemical and physical stability, high electron mobility and biocompatibility. These factors makes SiC a long standing candidate material to replace silicon in specific electronic device applications operating in extreme conditions or/and harsh environments. SiC nanostructures have been studied extensively and intensively over the last decade not only for their fabrication and characterization, but also for their diverse applications. I have outlined the growth of SiC nanostructures based on different growth methods, a noteworthy feature of their characteristic properties and potential applications in the chapter one. As-grown SiC NWs fabricated by bottom-up method present a high density of structural defects, such as stacking faults. This kind of defect is one of the factors which lead to poor electrical performance (such as weak gate effect and low mobility) of the related devices. Therefore, it is required to develop a high quality of SiC nanostructures with low density of the structural defects using an alternative method, such as top-down process. Main objectives of this thesis are divided into three main parts. The first part of the thesis (Chapter two), we present the simulation results of the electrical transport and thermoelectric properties of SiC NWs. I have investigated the thermoelectric enhancement by studying the complex interplay of the size of NWs, temperature and surface roughness. Our simulation results show that the ZT of C terminated SiC NW (2.05×2.05 nm2) reaches a maximum value of 1.04 at 600K. The second part of the thesis (Chapter there) is devoted to the fabrication of high quality SiC nanostructures with controlled doping level. I have developed a top-down fabrication technique for high quality nanometer scale SiC nanopillars (NPs) using inductively coupled plasma etching. The etching behavior of SiC NPs has also been studied depending on polytypes and crystallographic orientations. Under the optimal etching conditions using a large circular mask pattern with 370 nm diameter, the obtained 4H-SiC nanopillars exhibit high anisotropy features (6.4) with a large etch depth (>7μm). A hexagonal, rhombus and triangle based pillar structures have been obtained using α-SiC (0001), 3C-SiC (001) and 3C-SiC (111) substrates, respectively. The last part of the thesis (Chapter four) is dedicated to the design and the electrical characterization of SiC nanodevices. To investigate the electrical properties of SiC nanostructures, two different kinds of SiC nanoFETs (SiC NWFET and SiC NPFET) have been fabricated by using SiC NWs and SiC NPs prepared via bottom-up method and top-down methods, respectively. In case of SiC NWFET, low resistivity ohmic contacts (378 kΩ) have been obtained after the annealing at 650 °C. Ni silicide intrusion into the SiC NW channel has been observed the annealing at 700 °C. This temperature is compared to one of other group IV materials. In case of SiC NPFET, two different types of NPFET (3C-SiC (001) and 4H-SiC (0001)) have been fabricated using our SiC nanopillars, obtained by top-down approach. The estimated values of the field-effect carrier mobility are 232.7 cm2⋅V-1s-1 for 3C-SiC (001) NPFET (#2) and 53.6 cm2⋅V-1s-1 for 4H-SiC (0001) NPFET, which is higher than the best values reported in the literature (15.9 cm2⋅V-1s-1).

Les transistors organiques à effet de champ (OFETs) ont aujourd’hui des performances qui permettent d’envisager la réalisation de circuits électroniques plus ou moins complexes. Cependant, ces dispositifs doivent encore être améliorés en termes de performance et de stabilité sous air avant d’être commercialisés. Le premier objectif de cette thèse est de réaliser des OFETs stables à l’air avec des performances atteignant l’état de l’art, tout en simplifiant leur procédé de fabrication. Le dinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophene (DNTT),petite molécule référence, a été choisie comme couche active des dispositifs pour chaque étude. En insérant une couche interfaciale d’oxyde entre le matériau de contact et le SCO de nos OFETs, une étude a été menée sur la réduction de la résistance de contact, qui affecte la mobilité effective des porteurs de charge mais peut également compliquer l’élaboration de circuits. Dans le but de réaliser des OFETs sur substrats flexibles opérant à de faibles tensions,un travail a été réalisé sur le dépôt d’un diélectrique à forte capacité dont la surface a ensuite été passivée et lissée par un polymère. Les transistors de type p obtenus présentent des performances hautes en termes de mobilité (2,4 cm2.V-1.s-1) et de ratio des courant On/Off (>106) avec une faible tension de seuil et aucune hystérésis. Le second objectif a été de réaliser des simulations sur ces OFETs optimisés avec le logiciel GoldenGate dans l’environnement Cadence Virtuoso®, pour obtenir les paramètres nécessaires à l’élaboration d’un circuit amplificateur. Enfin, des composants passifs (résistances) ont été développés et un circuit détecteur d’amplitude sur substrat flexible a été élaboré et testé. / Organic field effect transistors (OFETs) have huge potential in the applications of future electronics, such as flexible circuits and displays or medical application. However, stability and performances of OFETs need to be improved, so as to reach the real market applications.First objective of this work is to realize air stable OFETs with state of the art performance. To that end, several approaches have been applied with special focus on process simplification. Small molecule, dinaphtho[2,3-b:2',3‘-f]thieno[3,2-b]thiophene (DNTT) has been chosen as the active layer for all devices studies. Metal electrodes in combination with oxide interfacial layers were investigated to decrease the contact resistance, which not only affects eventual mobility that can be achieved but also complicates circuit design. A systematic study was carried out to fabricate high capacitance dielectric layer and passivating the surface with proper interfacial layers. These approaches allowed to obtain high performance OFET on plastic substrate with high mobility (2.4cm2.V-1.s-1), high current on/off ratio (> 106), low threshold voltage and no hysteresis As the second objective, OFET devices were simulated using GoldenGate (with Cadence Virtuoso® environment) to derive relevant parameters, which helped to design amplifier circuit. Finally, passive component (resistance) has been developed and final circuit was realized and characterized.

Cette thèse vise à développer un capteur d’ions cuivre dans des échantillons humains tels que le plasma ou les urines où l’accumulation des ions induit la maladie de Wilson. Le manque d’outil de diagnostic efficace et non invasif rend cette maladie traitable, potentiellement fatale. Notre capteur, basé sur la technologie des transistors à effet de champ de type metal-oxide-semiconducteur, a l’originalité d’utiliser une monocouche de lipide de type DC8,9PC de 2.4 nm d’épaisseur comme diélectrique de grille. Nous démontrons dans cette thèse que ces lipides peuvent être chimiquement modifiés en de monocouches, à stabilité mécanique et électrique élevée, transformées en sondes spécifiques par greffage sur le groupement de tête des lipides d’une fonction chélatante spécifique aux ions cuivre. La monocouche lipidique est formée à la surface du canal semiconducteur du transistor par fusion vésiculaire et est stabilisée par réticulation des lipides suivant un protocole que nous avons développé. Dans une première partie, nous décrivons la fabrication du transistor ainsi que l’ingénierie chimique des lipides avec le chélateur. Des mesures, en solutions aqueuses contenant des ions cuivre et d’autres ions potentiellement compétiteurs, ont validé la sensibilité et la spécificité du capteur. La deuxième partie est dédiée à l’optimisation des monocouches en tant qu’isolants électriques stables. Nous introduisons dans cette thèse la notion de double polymérisation des lipides dans la monocouche avec réticulation des chaînes aliphatiques et des groupements de tête. Nous démontrons que celle-ci conduit à l’amélioration drastique des propriétés mécaniques et électriques des monocouches. / This thesis aims at developing a sensor for the detection of Cu2+ in human samples such as urine. Copper is an ion of pathological interest in the body and its accumulation in tissues is responsible for the Wilson disease. While the disease can be effectively treated, the lack of efficient and non-invasive diagnosis techniques makes it potentially deadly. Our project aims for developing an efficient, sensitive, specific, and low cost sensor device based on metal-oxide-semiconductor field effect transistor technology and has the originality of using a 2.4 nm thick monolayer of DC8,9PC lipids as gate dielectric. We demonstrate that such lipids can be chemically engineered to allow the fabrication of monolayers with high mechanical and electrical stability and to confer them specific probe function. Specificity of the sensor is given by the grafting of a copper specific chelator to the lipids head-groups. The lipid monolayer is formed on the transistor semiconducting channel by the vesicle fusion. In the first part of the thesis, we describe the fabrication of the transistor including the chemical engineering of the lipids with the chelator. Sensitivity and specificity measurements were realized in aqueous solutions containing copper ions and potentially competitive ions. The second part is dedicated to improving the performances of the lipid monolayer as a stable insulator. We introduce in this thesis the concept of double polymerization of the lipids in the monolayer with a reticulation at both the levels of their aliphatic chains and their head-groups. We demonstrate that that leads to drastic improvements of both the mechanical and electrical properties of the monolayer.