• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 65
  • 25
  • 6
  • Tagged with
  • 94
  • 94
  • 49
  • 46
  • 46
  • 37
  • 21
  • 20
  • 17
  • 16
  • 15
  • 14
  • 14
  • 14
  • 13
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
81

Développement de transistors à effet de champ organiques et de matériaux luminescents à base de nanoclusters par impression à jet d’encre / Development of organic field effect transistors and luminescent materials based on nanoclusters by inkjet printing

Robin, Malo 19 December 2017 (has links)
L'objectif de cette thèse était de démontrer les potentialités de l'impression à jet d'encre pour le pilotage d'une HLED contenant des clusters métalliques phosphorescents dans le rouges, par des transistors organiques à effet de champs. Pour atteindre ce but, le projet a été divisé en deux parties : I) La fabrication et l'optimisation de transistors organiques de type n par photolithographie puis le transfert technologique vers l'impression à jet d'encre. II) Parallèlement au développement des transistors, je me suis attaché à la conception de matériaux hybrides luminescents pour la réalisation d'HLED. Pour la partie transistor, nous avons obtenu une meilleure compréhension des facteurs influençant l'injection de charges mais aussi la stabilité électrique pour un transistor de géométrie grille basse/contacts bas avec le fullerène C60 évaporé. Nous avons démontré que la résistance de contact est d'une part gouvernée par la morphologie du SCO au niveau des électrodes et d'autre part indépendante du travail de sortie du métal. En outre, nous avons vu que la stabilité électrique des transistors est fortement impactée par la nature du contact source et drain. L'optimisation des transistors fabriqués par photolithographie, qui a essentiellement consisté à modifier les interfaces, nous a permis de développer des transistors de type n performants avec des mobilités à effet de champ saturées allant jusqu'à 1,5 cm2/V.s pour une température maximum de procédé de 115 °C. Le transfert vers un transistor fabriqué par impression à jet d'encre a ensuite été effectué. Nous avons ensuite démontré que les morphologies de l'électrode de grille et de l'isolant, fabriqués par impression à jet d'encre, ont un impact négligeable sur les performances des transistors. Pour notre structure imprimée, l'injection de charges aux électrodes S/D est en fait le facteur clé pour la réalisation de transistors performants. Finalement, des matériaux phosphorescents rouges à base de cluster métalliques octaédrique de molybdène ont été développés. Le copolymère hybride résultant présentait un rendement quantique de photoluminescence de 51 %. La réalisation de l'HLED a ensuite été effectuée par combinaison d'une LED bleue commercial et du copolymère dopé avec des clusters octaédriques de molybdène pour des applications possibles en biologie ou dans l'éclairage. / The objective of this thesis was to demonstrate the potentialities of inkjet printing for driving an HLED containing red phosphorescent metallic clusters, with organic field effect transistors. To achieve this goal, the project was divided into two parts: I) The fabrication and optimization of n-type organic transistors by photolithography and then transfer to inkjet printing. II) Parallel to the development of transistors, I focused on designing luminescent hybrid materials for HLED realization. Concerning transistors, we obtained a better understanding of the factors influencing the charge injection but also the electrical stability for bottom gate/ bottom contact geometry transistor with evaporated C60 semiconductor. We have demonstrated that the contact resistance is on the one hand governed by the morphology of the SCO at the electrodes and on the other hand independent of the metal work function. In addition, we have observed that transistors electrical stability of is strongly impacted by the source and drain contact nature. The optimization of photolithography transistors, which essentially consisted of modifying the interfaces, allowed us to develop efficient n-type transistors with saturated field effect mobilities of up to 1.5 cm2/V.s for a maximal process temperature of 115 °C. The technological transfer to inkjet printed transistors was then performed. We then demonstrated that gate electrode and insulator morphologies deposited by inkjet printing, have a negligible impact on transistors performances. For our printed structure, charges injection at the S/D electrodes is in fact the key factor for high performance transistors realization. Finally, red phosphorescent materials based on molybdenum octahedral metal cluster have been developed. The resulting hybrid copolymer showed photoluminescence quantum yield up to 51%. The realization of the HLED was then carried out by combining a commercial blue LED and the copolymer doped with octahedral molybdenum clusters for possible applications in biology or lighting.
82

Etude structurale de cristaux liquides calamitiques en volume et aux interfaces

Boucher, Nicolas 29 January 2010 (has links)
Les Oligothiophènes sont étudiés depuis une quinzaine d’années dans le cadre du développement d’applications électroniques et plus particulièrement des transistors à effet de champ organiques (OFETs). Dans ce contexte, une série de dialkylterthiophènes a été synthétisée et l’organisation supramoléculaire a été caractérisée en volume à l’aide de différentes techniques. L’analyse enthalpique différentielle nous a, tout d’abord permis de détecter les transitions de phases de chaque composé et de caractériser précisément les températures et les enthalpies de transitions. Nous avons constaté que chaque système présente une ou plusieurs phases cristal-liquides. Leur nature smectique ainsi que leur structure ont été identifiées par microscopie optique polarisée et par diffraction des rayons X. Pour les phases smectiques les plus ordonnées, la diffraction RX a révélé une organisation supramoléculaire à l’intérieur des plans smectiques, symptomatique de phases smectiques-cristallines. Les paramètres de maille de chaque système en phase cristalline ou SmG, ont été déterminés à l’aide d’une méthode de simulation. Les propriétés thermotropes et structurales sont discutées en fonction de la longueur des chaines alkyles.<p>Un composé cristal-liquide de la série précédente, le dioctylterthiophène, a ensuite été caractérisé en couche mince afin d’étudier les effets d’interfaces sur sa structure. La caractérisation, par diffraction des rayons X et microscopie à force atomique, de films minces de différentes épaisseurs, a révélé l’existence d’une phase ‘‘couche mince’’ à partir de leur interface substrat/composé et sur une épaisseur d’environ 30 nm. Au-delà de cette épaisseur, la phase en volume domine l’organisation supramoléculaire de chaque film. Aucune phase similaire (à la phase couche mince) n’a, par contre, été détectée à leur interface air/composé. Deux températures d’isotropisation ont donc été observées à 106°C pour la phase couche mince et à 90°C pour la phase en volume.<p>Enfin, le phénomène de pré-transition de phase à l’interface air/composé de films épais de dihexylterthiophène et de dioctylterthiophène, a été étudié par ellipsométrie. Cette technique nous a permis d’observer la formation progressive d’une couche anisotrope à l’interface air/composé de chaque film quelques degrés au dessus de leur température de transition de phase isotrope/smectique. L’épaisseur de chaque couche anisotrope augmente par couche smectique lorsque la température décroit vers la température de transition de phase isotrope/smectique. À l’approche de cette température de transition, nous avons constaté que chaque épaisseur diverge impliquant un mouillage complet de leur interface air/composé. L’épaisseur de chaque couche anisotrope augmente tout d’abord de manière logarithmique ;puis à l’approche de la température de transition, cette augmentation suit une loi de puissance. <p> / Doctorat en Sciences / info:eu-repo/semantics/nonPublished
83

Bulk heterojunction solar cells based on low band-gap copolymers and soluble fullerene derivatives / Cellules solaires de type hétérojonction en volume basées sur des copolymères à bande interdite étroite et sur des dérivés solubles du fullerène

Ibraikulov, Olzhas 01 December 2016 (has links)
La structure chimique des semiconducteurs organiques utilisés dans les cellules photovoltaïques à base d’hétérojonction en volume peut fortement influencer les performances du dispositif final. Pour cette raison, une meilleure compréhension des relations structure-propriétés demeure cruciale pour l’amélioration des performances. Dans ce contexte, cette thèse fait état d'études approfondies du transport des charges, de la morphologie et des propriétés photovoltaïques sur de nouveaux copolymères à faible bande interdite. En premier lieu, l'impact de la position des chaînes alkyles sur les propriétés opto-électroniques et morphologiques a été étudié sur une famille de polymères. Les mesures du transport de charges ont montré que la planéité du squelette du copolymère influe sur l’évolution de la mobilité des charges avec la concentration de porteurs libres. Ce comportement suggère que le désordre énergétique électronique est fortement impacté par les angles de torsion intramoléculaire le long de la chaîne conjuguée. Un second copolymère à base d'unités accepteur de [2,1,3] thiadiazole pyridique, dont les niveaux d’énergie des orbitales frontières sont optimales pour l’application photovoltaïque, a ensuite été étudié. Les performances obtenues en cellule photovoltaïque sont très inférieures aux attentes. Des analyses de la morphologie et du transport de charge ont révélé que l’orientation des lamelles cristallines est défavorable au transport perpendiculaire au film organique et empêche ainsi une bonne extraction des charges photo-générées. Enfin, les propriétés opto-électroniques et photovoltaïques de copolymères fluorés ont été étudiées. Dans ce cas, les atomes de fluor favorisent la formation de lamelles orientées favorablement pour le transport. Ces bonnes propriétés nous ont permis d'atteindre un rendement de conversion de puissance de 9,8% avec une simple hétérojonction polymère:fullerène. / The chemical structure of organic semiconductors that are utilized in bulk heterojunction photovoltaic cells may strongly influence the final device performances. Thus, better understanding the structure-property relationships still remains a major task towards high efficiency. Within this framework, this thesis reports in-depth material investigations including charge transport, morphology and photovoltaic studies on various novel low band-gap copolymers. First, the impact of alkyl side chains on the opto-electronic and morphological properties has been studied on a series of polymers. Detailed charge transport investigations showed that a planar conjugated polymer backbone leads to a weak dependence of the charge carrier mobility on the carrier concentration. This observation points out that the intra-molecular torsion angle contributes significantly to the electronic energy disorder. Solar cells using another novel copolymer based on pyridal[2,1,3]thiadiazole acceptor unit have been studied in detail next. Despite the almost ideal frontier molecular orbital energy levels, this copolymer did not perform in solar cells as good as expected. A combined investigation of the thin film microstructure and transport properties showed that the polymers self-assemble into a lamellar structure with polymer chains being oriented preferentially “edge-on”, thus hindering the out-of-plane hole transport and leading to poor charge extraction. Finally, the impact of fluorine atoms in fluorinated polymers on the opto-electronic and photovoltaic properties has been investigated. In this case, the presence of both flat-lying and standing lamellae enabled efficient charge transport in all three directions. As a consequence, good charge extraction was possible and allowed us to achieve a maximum power conversion efficiency of 9.8%.
84

Elaboration and characterization of field-effect transistors based on organic molecular wires for chemical sensing applications / Elaboration et caractérisation de transistors organiques à effet de champs à base de fils moléculaires pour des applications capteurs.

Lienerth, Peter 31 January 2014 (has links)
Il est reconnu que la structure des semi-conducteurs organiques influence la sensibilité et la sensitivité des capteurs des gaz. Pour améliorer la compréhension des mécanismes sous-jacents dans les capteurs à base des transistors d’effet de champ organique (OFETs) cette thèse a exploré trois pistes différentes : L’utilisation de l’hystérésis des caractéristiques de transfert comme paramètre de détection des gaz est étudié. En ajoutant l’hystérésis aux paramètres standards, on améliore la sélectivité des OFETs à base de poly(3-hexylthiophène) aux gaz polaires. Des mesures transitoires de courant indiquent que la cinétique de piégeage et de piégeage des porteurs de charges est à l’origine de cette amélioration. Pour comprendre l’influence qu’à la structure moléculaire sur la sensibilité aux vapeurs d’éthanol, des polymères avec des chaînes latérales alcoxyle dont on fait varier la polarité ainsi que l’encombrement stérique, ont été étudiés. L’intensité de la réponse est corrélée avec la quantité d’analyte absorbée et le moment dipolaire des chaînes latérales. Pour permettre l’étude des mécanismes à l’échelle nanométrique, une partie de ce travail se concentre sur la fabrication de transistors avec une taille de canal réduite. En utilisant le nitrure de silicium comme couche diélectrique, on réduite les tensions de commande et les propriétés chimiques à l’interface. / The molecular structure of organic semiconductors which can be tailored by the chemical synthesis influences the sensitivity and selectivity of gas sensor devices. To improve the understanding of the ongoing mechanisms in sensors based on organic field effect transistors (OFETs) this thesis follows three different tracks: The applicability of the hysteresis of the transfer characteristics as a gas sensing parameter is studied. As a complement to the standard transistor parameters the hysteresis improves the selectivity of poly(3-hexylthiophen-2,5-diyl) based OFETs to polar gases. Transient current measurements indicate the additional dependence on the detrapping kinetics as origin of the increased selectivity. To understand the influence of the molecular structure on the gas sensing behavior, polymers with alkoxy side chains, varying in polarity and steric hindrance, are used as gas sensing layer for ethanol vapor. The response strength correlates with the amount of absorbed analyte and the dipole moment of the side chains. To enable investigations of the mechanisms at the nanoscale, one part of this work focuses on the preparation of transistors with a reduced channel length. By using silicon nitride as dielectric layer, driving voltages decreased and interface properties could be improved.
85

Conception et développement de nouveaux circuits logiques basés sur des spin transistor à effet de champ / Design and Development of New Logic Circuits Based on Spin Field-effect Transistor

Wang, Gefei 22 February 2019 (has links)
Le développement de la technologie CMOS a déclenché une révolution dans la production IC. Chaque nouvelle génération technologique, par la mise à l’échelle des dimensions, a entraîné une accélération de son fonctionnement et une réduction de sa consommation. Cependant, la miniaturisation sera contrainte par les limites physiques fondamentales régissant la commutation des dispositifs CMOS dès lors que la technologie atteint des dimensions inférieures à 10 nm. Les chercheurs veulent trouver d'autres moyens de dépasser ces limites physiques. La spintronique est l’un des concepts les plus prometteurs pour de nouvelles applications de circuits intégrés sans courant de charge. La STT-MRAM est l’une des technologies de mémoires fondée sur la spintronique qui entre avec succès en phase de production de masse. Les opérateurs logiques à base de spin, associés aux métiers, doivent être maintenant étudiés. Notre recherche porte sur le domaine des transistors à effet de champ de spin (spin-FET), l'un des dispositifs logiques fondamentaux à base de spin. Le mécanisme principal pour réaliser un spin-FET consiste à contrôler le spin des électrons, ce qui permet d'atteindre l'objectif de réduction de puissance. De plus, en tant que dispositifs à spin, les spin-FET peuvent facilement être combinés à des éléments de stockage magnétique, tels que la jonction tunnel magnétique (MTJ), pour développer une architecture à «logique non volatile» offrant des performances de hautes vitesses et de faible consommation. La thèse présentée ici consiste à développer un modèle compact de spin-FET et à explorer les possibilités de son application pour la conception logique et la simulation logique non volatile. Tout d'abord, nous avons proposé un modèle à géométrie non locale pour spin-FET afin de décrire les comportements des électrons, tels que l'injection et la détection de spin, le décalage de phase d'angle de spin induit par l'interaction spin-orbite. Nous avons programmé un modèle spin-FET non local à l'aide du langage Verilog-A et l'avons validé en comparant la simulation aux résultats expérimentaux. Afin de développer un modèle électrique pour la conception et la simulation de circuits, nous avons proposé un modèle de géométrie local pour spin-FET basé sur le modèle non-local spin-FET. Le modèle de spin-FET local étudié peut être utilisé pour la conception logique et la simulation transitoire à l'aide d'outil de conception de circuit. Deuxièmement, nous avons proposé un modèle spin-FET à plusieurs grilles en améliorant le modèle susmentionné. Afin d'améliorer les performances du spin-FET, nous avons mis en cascade le canal en utilisant une structure d'injection / détection de spin partagée. En concevant différentes longueurs de canal, le spin-FET à plusieurs grilles peut agir comme différentes portes logiques. Les performances de ces portes logiques sont analysées par rapport à la logique CMOS conventionnelle. En utilisant les portes logiques multi-grille à spin-FET, nous avons conçu et simulé un certain nombre de blocs logiques booléens. La fonctionnalité des blocs logiques est démontrée par le résultat de simulations transitoires à l'aide du modèle spin-FET à plusieurs grilles. Enfin, en combinant le modèle spin-FET et le modèle multi-grille spin-FET avec le modèle d'élément de stockage MTJ, les portes à «logique non volatile» sont proposées. Comme le seul signal de pur spin peut atteindre le côté détection du spin-FET, la MTJ reçoit un courant de pur spin pour le transfert de spin. Dans ce cas, la commutation de la MTJ peut être plus efficace par rapport à la structure conventionnelle MTJ / CMOS. La comparaison des performances entre la structure hybride MTJ / spin-FET et la structure hybride MTJ / CMOS est démontrée par un calcul de retard et de courant critique qui est dérivé de l'équation de Landau-Lifshitz-Gilbert (LLG). La simulation transitoire valide le fonctionnement de la logique non volatile basée sur MTJ / spin-FET. / The development of Complementary Metal Oxide Semiconductor (CMOS) technology drives the revolution of the integrate circuits (IC) production. Each new CMOS technology generation is aimed at the fast and low-power operation which mostly benefits from the scaling with its dimensions. However, the scaling will be influenced by some fundamental physical limits of device switching since the CMOS technology steps into sub-10 nm generation. Researchers want to find other ways for addressing the physical limitation problem. Spintronics is one of the most promising fields for the concept of non-charge-based new IC applications. The spin-transfer torque magnetic random access memory (STT-MRAM) is one of the successful spintronics-based memory devices which is coming into the volume production stage. The related spin-based logic devices still need to be investigated. Our research is on the field of the spin field effect transistors (spin-FET), one of the fundamental spin-based logic devices. The main mechanism for realizing a spin-FET is controlling the spin of the electrons which can achieve the objective of power reduction. Moreover, as spin-based devices, the spin-FET can easily combine with spin-based storage elements such as magnetic tunnel junction (MTJ) to construct the “non-volatile logic” architecture with high-speed and low-power performance. Our focus in this thesis is to develop the compact model for spin-FET and to explore its application on logic design and non-volatile logic simulation. Firstly, we proposed the non-local geometry model for spin-FET to describe the behaviors of the electrons such as spin injection and detection, the spin angle phase shift induced by spin-orbit interaction. We programmed the non-local spin-FET model using Verilog-A language and validated it by comparing the simulation with the experimental result. In order to develop an electrical model for circuit design and simulation, we proposed the local geometry model for spin-FET based on the non-local spin-FET model. The investigated local spin-FET model can be used for logic design and transient simulation on the circuit design tool. Secondly, we proposed the multi-gate spin-FET model by improving the aforementioned model. In order to enhance the performance of the spin-FET, we cascaded the channel using a shared spin injection/detection structure. By designing different channel length, the multi-gate spin-FET can act as different logic gates. The performance of these logic gates is analyzed comparing with the conventional CMOS logic. Using the multi-gate spin-FET-based logic gates, we designed and simulated a number of the Boolean logic block. The logic block is demonstrated by the transient simulation result using the multi-gate spin-FET model. Finally, combing the spin-FET model and multi-gate spin-FET model with the storage element MTJ model, the “non-volatile logic” gates are proposed. Since the only pure spin signal can reach to the detection side of the spin-FET, the MTJ receives pure spin current for the spin transfer. In this case, the switching of the MTJ can be more effective compared with the conventional MTJ/CMOS structure. The performance comparison between hybrid MTJ/spin-FET structure and hybrid MTJ/CMOS structure are demonstrated by delay and critical current calculation which are derived from Landau-Lifshitz-Gilbert (LLG) equation. The transient simulation verifies the function of the MTJ/spin-FET based non-volatile logic.
86

Contribution à la conception de driver en technologie CMOS SOI pour la commande de transistors JFET SiC pour un environnement de haute température / High temperature CMOS SOI driver for JFET SiC transistors

Falahi, Khalil El 25 July 2012 (has links)
Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l’électronique supporte l’absence de système de refroidissement. Si la haute température de fonctionnement n’empêche pas d’atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol… Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l’utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN…), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie « commande » de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C’est dans ce contexte de faiblesse concernant l’étage de commande rapprochée qu’a été construit le projet FNRAE COTECH, et où s’inscrivent les travaux de cette thèse, Dans un premier temps, un état de l’art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d’entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l’effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d’un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d’onduleur a été conçu pour tester ces driver in-situ. / In aeronautics, electrical systems progressively replace mechanical and hydraulic control systems. If the electronics can stand the absence of cooling, the immediate advantages will be the reduction of mass, increased performances, admissible reliability and thus reduction of costs. In aircraft, some important steps have already been performed successfully when substituting standard systems by electrical control system such as electrical brakes, thrust reverser, electrical actuators for flight control… Large band gap semiconductors (SiC, GaN…) have eased the operation in high temperature over the last decade and let overcome a weakness of conventional silicon systems (Si). High temperature power components such as Schottky diodes or JFET transistors, are already commercially available for a use up to 220°C, limited by package. Moreover inverters based on SiC JFET transistors have been realized and characterized at high temperature. Finally the control part of these power systems needs to be designed for harsh environment. It is in this context of lack of integrated control part that the FNRAE COTECH project and my doctoral research have been built. Based on a state of the art about drivers, the complex link between electronic and temperature and the potentialities of CMOS Silicon-On-Insulator technology (SOI) for high temperature applications have been underlined. The characterization of commercial SOI drivers gives essential data on these systems and their behavior at high temperature. These measurements also highlight the practical limitations of SOI technologies. The main part of this manuscript concerns the design and characterization of functions or IPs for high temperature JFET SiC driver. Two SOI runs in TFSmart1 have been realized. The developed functions include the driver output stage, associated buffers and protection functions. The drivers have been tested from -50°C up to 250°C without failure under short time-range. Moreover, an original protection function has been demonstrated against the short-circuit of an inverter leg. This function allows overcoming the main limitation of the normally on JFET transistor. Finally, an inverter module has been built for in-situ test of these new drivers.
87

Technologie d’intégration monolithique des JFET latéraux / Technology of monolithic integration of Side JFET

Laariedh, Farah 13 May 2013 (has links)
Le carbure de silicium (SiC) est un semi-conducteur à large bande d’énergie interdite, remarquable par ses propriétés physiques situées à mi-chemin entre le silicium et le diamant. Ceci suscite actuellement un fort intérêt industriel pour son utilisation dans la fabrication de composants susceptibles de fonctionner dans des conditions extrêmes : forte puissance et haute température. Les travaux de thèse se sont focalisés sur la levée de verrous technologiques pour réaliser des composants latéraux de type JFET (Junction Field Effect Transistor) et les intégrer monolithiquement dans des substrats SiC-4H. L’objectif est de réaliser un bras d’onduleur intégré en SiC avec deux étages commande et puissance. Dans un premier temps, nous avons entamé cette thèse par une caractérisation de deux lots de composants JFET latéraux à canaux N et P réalisés dans le cadre de deux projets ANR précédents cette thèse. De cette étude nous avons extrait plusieurs points positifs, comme celui qui concerne la tenue en tension des JFET de puissance et l’intégration monolithique des JFET basse tension. Mais, nous avons aussi mis en évidence, la nécessité d’optimiser la structure de composants et d’améliorer certaines étapes technologiques, principalement, la définition des canaux par implantation ionique, le contact ohmique et la gravure profonde. Des études approfondies pour réaliser le contact ohmique sur SiC type P et des procédés pour réaliser une gravure profonde dans le SiC ont été développés. Ces études ont permis d’obtenir une faible résistance de contact comparable à l’état de l’art mondial, d’avoir des calibres en courant plus élevés et par conséquent une meilleure modulation. Pour la gravure, un masque dur à base de silicium et nickel (NiSi), nous a permis de mettre en place un procédé original qui permet des gravures profondes du SiC et réaliser les structures intégrés des JFET. L’ensemble de ces améliorations technologiques nous a permis d’obtenir des nouveaux lots de composants JFET P et N intégrés sur la même puce, avec des meilleures performances par rapport aux précédentes réalisations, notamment avec une conduction dans les canaux 10 à 100 fois plus importante. Nous avons également obtenu une modulation du courant Ids en fonction de la tension Vgs sur un nombre très important de JFET en augmentant significativement le rendement par rapport aux lots précédents. / Silicon carbide (SiC) a semiconductor is as wide band gap, notable for its physical properties located between silicon and diamond. The inherent properties of silicon carbide (SiC) high thermal conductivity, and high breakdown voltage make it a very promising material for high power, high temperature and high-frequency device applications. The thesis focused on the removal of technological barriers to achieve lateral components JFET (Junction Field Effect Transistor) and monolithically integrated in SiC-4H substrates. The objective is to realize an arm of inverter integrated there SIC with two floors command and power. Initially, we started this thesis by a characterization of two lots of components JFET with channels N and P realized during two previous ANR this thesis. In this study, we extracted several positive points, such, the breakdown voltage of the JFET power and monolithic integration of low voltage JFET. But we have also highlighted the need to optimize the structure of components and improve some technological steps, mainly the definition channels by ion implantation, the ohmic contact and deep etching. Extensive to achieve ohmic contact on SiC P type and methods for performing deep etching in SiC studies have been developed. These studies have resulted in a low resistance comparable to the state of the art world contact, having sizes in higher current and therefore a better modulation. For etching, a hard mask to silicon and nickel (NiSi) has enabled us to develop a novel method that allows deep etching of SiC JFETs achieve integrated structures. All these technological improvements allowed us to get new batches of P and N JFET integrated on the same chip components with better performance compared to previous achievements, especially with conduction channels 10 to 100 times important. We also got a modulation current Ids as a function of the voltage Vgs on a large number of JFET significantly increasing the performance compared to previous batches.
88

Two dimensional materials, nanoparticles and their heterostructures for nanoelectronics and spintronics / Matériaux bidimensionnels, nanoparticules et leurs hétérostructures pour la nanoélectronique et l’électronique de spin

Mouafo Notemgnou, Louis Donald 04 March 2019 (has links)
Cette thèse porte sur l’étude du transport de charge et de spin dans les nanostructures 0D, 2D et les hétérostructures 2D-0D de Van der Waals (h-VdW). Les nanocristaux pérovskite de La0.67Sr0.33MnO3 ont révélé des magnétorésistances (MR) exceptionnelles à basse température résultant de l’aimantation de leur coquille indépendamment du coeur ferromagnétique. Les transistors à effet de champ à base de MoSe2 ont permis d’élucider les mécanismes d’injection de charge à l’interface metal/semiconducteur 2D. Une méthode de fabrication des h-VdW adaptés à l’électronique à un électron est rapportée et basée sur la croissance d’amas d’Al auto-organisés à la surface du graphene et du MoS2. La transparence des matériaux 2D au champ électrique permet de moduler efficacement l’état électrique des amas par la tension de grille arrière donnant lieu aux fonctionnalités de logique à un électron. Les dispositifs à base de graphene présentent des MR attribuées aux effets magnéto-Coulomb anisotropiques. / This thesis investigates the charge and spin transport processes in 0D, 2D nanostructures and 2D-0D Van der Waals heterostructures (VdWh). The La0.67Sr0.33MnO3 perovskite nanocrystals reveal exceptional magnetoresistances (MR) at low temperature driven by their paramagnetic shell magnetization independently of their ferromagnetic core. A detailed study of MoSe2 field effect transistors enables to elucidate a complete map of the charge injection mechanisms at the metal/MoSe2 interface. An alternative approach is reported for fabricating 2D-0D VdWh suitable for single electron electronics involving the growth of self-assembled Al nanoclusters over the graphene and MoS2 surfaces. The transparency the 2D materials to the vertical electric field enables efficient modulation of the electric state of the supported Al clusters resulting to single electron logic functionalities. The devices consisting of graphene exhibit MR attributed to the magneto-Coulomb effect.
89

Intégration hybride de transistors à un électron sur un noeud technologique CMOS / Hybrid integration of single electron transistor on a CMOS technology node

Jouvet, Nicolas 21 November 2012 (has links)
Cette étude porte sur l’intégration hybride de transistors à un électron (single-electron transistor, SET) dans un noeud technologique CMOS. Les SETs présentent de forts potentiels, en particulier en termes d’économies d’énergies, mais ne peuvent complètement remplacer le CMOS dans les circuits électriques. Cependant, la combinaison des composants SETs et MOS permet de pallier à ce problème, ouvrant la voie à des circuits à très faible puissance dissipée, et à haute densité d’intégration. Cette thèse se propose d’employer pour la réalisation de SETs dans le back-end-of-line (BEOL), c'est-à-dire dans l’oxyde encapsulant les CMOS, le procédé de fabrication nanodamascène, mis au point par C. Dubuc. / This study deals with the hybrid integration of Single Electron Transistors (SET) on a CMOS technology node. SET devices present high potentiels, particularly in terms of energy efficiency, but can't completely replace CMOS in electrical circuits. However, SETs and CMOS devices combination can solve this issue, opening the way toward very low operating power circuits, and high integration density. This thesis proposes itself to use for Back-End-Of-Line (BEOL) SETs realization, meaning in the oxide encapsulating CMOS, the nanodamascene fabrication process devised by C. Dubuc.
90

LaAlO3 amorphe déposé par épitaxie par jets moléculaires sur silicium comme alternative pour la grille high-κ des transistors CMOS

Pelloquin, Sylvain 09 December 2011 (has links) (PDF)
Depuis l'invention du transistor MOS à effet de champ dans les années 60, l'exploitation de cette brique élémentaire a permis une évolution exponentielle du domaine de la microélectronique, avec une course effrénée vers la miniaturisation des dispositifs électroniques CMOS. Dans ce contexte, l'introduction des oxydes "high-κ" (notamment HfO2) a permis de franchir la barrière sub-nanométrique de l'EOT (Equivalent Oxide Thickness) pour l'oxyde de grille. Les travaux actuels concernent notamment la recherche de matériaux "high-κ" et de procédés qui permettraient d'avoir une interface abrupte, thermodynamiquement stable avec le silicium, pouvant conduire à des EOTs de l'ordre de 5Å. L'objectif de cette thèse, était d'explorer le potentiel de l'oxyde LaAlO3 amorphe déposé sur silicium par des techniques d'Épitaxie par Jets Moléculaires, en combinant des études sur les propriétés physico-chimiques et électriques de ce système. Le travail de thèse a d'abord consisté à définir des procédures d'élaboration sur Si de couches très minces (≈4nm), robustes et reproductibles, afin de fiabiliser les mesures électriques, puis à optimiser la qualité électrique des hétérostructures en ajustant les paramètres de dépôt à partir de corrélations entre résultats électriques et propriétés physico-chimiques (densité, stœchiométrie, environnement chimique...) et enfin à valider un procédé d'intégration du matériau dans la réalisation de MOSFET. La stabilité et la reproductibilité des mesures ont été atteintes grâce à une préparation de surface du substrat adaptée et grâce à l'introduction d'oxygène atomique pendant le dépôt de LaAlO3, permettant ainsi une homogénéisation des couches et une réduction des courants de fuite. Après optimisation des paramètres de dépôt, les meilleures structures présentent des EOTs de 8-9Å, une constante diélectrique de 16 et des courants de fuite de l'ordre de 10-2A/cm². Les caractérisations physico-chimiques fines des couches par XPS ont révélé des inhomogénéités de composition qui peuvent expliquer que le κ mesuré soit inférieur aux valeurs de LaAlO3 cristallin (20-25). Bien que les interfaces LAO/Si soient abruptes après le dépôt et que LaAlO3 soit thermodynamiquement stable vis-à-vis du silicium, le système LAO amorphe /Si s'est révélé instable pour des recuits post-dépôt effectués à des températures supérieures à 700°C. Un procédé de fabrication de MOSFETs aux dimensions relâchées a été défini pour tester les filières high-κ. Les premières étapes du procédé ont été validées pour LaAlO3.

Page generated in 0.0624 seconds