Pour les applications électroniques analogiques, des composants fonctionnant en hautes fréquences avec un faible niveau de bruit sont nécessaires. Pour le développement de circuits numériques hauts débits de type DCFL, il faut utiliser des transistors à effet de champ à tensions de seuil positives. De plus, la tenue en tension est aussi une contrainte. La structure HEMT métamorphique à enrichissement AlInAs/GaInAs sur GaAs développée par la société OMMIC en 2007 répond à ces exigences et constitue le point de départ de cette étude. Le but de cette thèse est en effet de fournir une structure de HEMTs à enrichissement (E-HEMTs) de la filière AlInAs/InGaAs pour applications faible bruit sur substrat InP, afin de tirer profit de sa forte mobilité électronique, tout en maintenant de bonnes caractéristiques statiques et dynamiques. Notre travail d’optimisation, de réalisation et de caractérisation de structures permet d’atteindre des fréquences de coupure FT, FMAX de respectivement 204 GHz et 327 GHz, pour un NFmin de 0.96 dB et un gain associé de 13.2 dB à 30 GHz, pour des structures présentant d’excellentes performances statiques : tension de seuil positive de 30 mV, tension de claquage grille - drain de –7 V, transconductance de 1040 mS/mm. Ces résultats placent ce HEMT sur InP à l’état de l’art des transistors HEMTs à enrichissement, et en font un concurrent des transistors HEMTs à déplétion pour les applications faible bruit. / The increasing needs of high frequency electronic systems combined with constant efforts in miniaturization require low noise and high frequency Field Effect Transistor with high operation voltage. For digital applications, enhancement mode HEMT is needed. The enhancement-mode metamorphic AlInAs/GaInAs HEMT on GaAs substrate developed in OMMIC in 2007 meet these requirements and it represents the starting point of our study. The aim of our work is to provide AlInAs/InGaAs E-HEMTs for low noise applications, on InP substrate in order to take advantage of its high electronic mobility, while maintaining high static and dynamic performances. We first optimized the structure, then we realized and characterized E-HEMTs which reach high cutoff frequencies, such as 204 GHz for FT and 327 GHz for FMAX, combined with a low noise figure of 0.96 dB and an associated gain of 13.2 dB at 30 GHz. These structures also show high static performances such as a 30 mV threshold voltage, a gate-to-drain breakdown voltage of –7 V, and a high transconductance of 1040 mS/mm. These results make this pseudomorphic E-HEMT on InP substrate at the state of the art of the enhancement mode HEMTs, and it even competes with the best low noise applications depletion mode HEMTs.

Les transistors à haute mobilité électronique à base de Nitrure de Gallium sur substrat de silicium (GaN-sur-Si) sont des candidats prometteurs pour les futures générations de convertisseur de puissance. Aujourd’hui, plusieurs verrous techniques ralentissent la commercialisation de cette technologie au niveau industriel, en particulier pour les applications requérant de haute tension (≥ 600 V). Dans ce contexte, ces travaux constituent une contribution au développement de composants innovants à base de GaN-sur-Si fonctionnant au-delà de 1kV. Nous nous sommes principalement focalisés sur l’amélioration de la tenue en tension de ce type de transistors au travers du développement d’un procédé de gravure localisée du substrat en face arrière permettant de supprimer le phénomène de conduction parasite localisé entre les couches tampons et le substrat. Ce procédé ainsi que l’utilisation de structures d’épitaxie innovantes nous ont permis d’observer une amélioration drastique des performances électriques des transistors à haute tension. Nous avons pu notamment démontrer pour la première fois la possibilité de délivrer des tenues en tension de plus de 3 kV sur cette filière émergente. Ces résultats obtenus, supérieurs à l’état de l’art, laissent envisager l’utilisation des technologies GaN-sur-Si pour les moyennes et hautes gammes de tension (>1000V). / GaN-based High Electron Mobility Transistors (HEMTs) on Silicon substrate (GaN-on-Si) are promising candidates for future generations of power converters. Today, technical limitations need to be overcome in order to allow the industrial commercialization of this technology, particularly for high-voltage applications (≥ 600 V). In this frame, this work constitutes a contribution to the development of innovative GaN-on-Si devices operating above 1kV. We mainly focused on the improvement of the blocking voltage of the transistors with the realization of a local substrate removal process with the aim of suppressing the parasitic conduction phenomena between the buffer layer and the substrate. Owing to an improved technological process and innovative epitaxial structures, we observed a drastic improvement of the electrical performances of the transistor under high voltages. In particular, we have been able to demonstrate for the first time a blocking voltage above 3kV for this emerging technology. These results, well beyond the state of the art, pave the way for higher voltage operation GaN-on-Si power devices.

Les transistors à haute mobilité électronique (HEMTs) à base de nitrure de gallium constituent une filière prometteuse pour l’amplification de puissance hyperfréquence pour les applications en bande millimétrique. Les propriétés remarquables du GaN, tels que le champ de claquage , la vitesse de saturation et la densité des électrons élevés sont à l’origine des performances exceptionnelles obtenues avec les dispositifs à base de GaN. Les travaux de thèse ont été réalisés au sein du groupe Composants et Dispositifs Micro-ondes de Puissance à l’IEMN. Ce travail relate la fabrication et la caractérisation de dispositifs de type HEMT de la filière GaN pour des applications de puissance hyperfréquence. La première partie de ce travail expose les phénomènes physiques mis en jeu dans les hétérostructures à base de GaN. La suite porte sur l’optimisation des procédés technologiques ayant comme point de mire la montée en fréquence ainsi qu’en puissance hyperfréquence. Un travail a été mené en vue de la réduction de la longueur du pied de grille permettant d’atteindre des longueurs minimales de l’ordre de 60nm. De plus, des analyses sont effectuées afin d’étudier les principales limitations inhérentes aux composants HEMTs. Le dernier chapitre présente l’ensemble des caractérisations en régimes statique et hyperfréquence sur des structures HEMTs fabriquées dans le cadre de ce travail. Il en ressort notamment un résultat en terme de densité de puissance à 40GHz, à ce jour à l’état de l’art, relatif à un HEMT de topologie 2x50x0.075µm2. Celui-ci ayant permis d’obtenir une densité de puissance de 2.7W/mm associée à un gain linéaire de 6.5dB et un rendement en puissance ajoutée de 12.5%. / Gallium Nitride (GaN) based High Electron Mobility Transistors (HEMTs) have emerged as the best candidate for high temperature, high voltage and high power operation in millimeter-wave range. The unique combination of high breakdown field, high electron velocity, and large sheet electron densities of III-N material permits outstanding performance. The work was performed within IEMN laboratory in Microwave Power Devices group. It relates the fabrication and the characterization of GaN HEMT devices for microwave power applications. The first part exposes the physical and electrical properties of gallium nitride as well as a review concerning the state of the art in terms of output power density related to GaN HEMTs. The second chapter deals with the technological processes with a particular attention on the process optimization regarding the ohmic contact and the T-gate technology. Despite outstanding properties, the HEMT performance remains inherently limited by physical and electrical parasitic phenomena. Thus, the third chapter presents the whole studies performed in other to understand these limitation effects (losses, traps, thermal effect). In the last chapter DC, RF, pulsed and large signal measurements are reported for HEMTs based on different heterostructures. In particular, the capability of AlGaN/GaN transistors on Si(111) substrate grown by MBE is demonstrated for high frequency microwave power applications at 40GHz with a continuous wave output power density of 2.7W/mm associated with a power added efficiency of 12.5% and a linear gain of 6.5dB corresponding to the highest saturated power density ever reported on Si(111) substrate to date.

Dans le domaine des semi-conducteurs, la technologie silicium (principalement l’architecture CMOS) répond à la majorité des besoins du marché et, de ce fait, elle est abondamment utilisée. Ce semi-conducteur profite d’une part, de son abondance dans la nature et par conséquent de son faible coût, et d’autre part de la grande maturité de sa technologie qui est étudiée depuis un demi-siècle. Cependant, le silicium (Si) souffre de plus en plus de ses propriétés électriques limitées qui l’excluent de certains domaines dans lesquels les technologies à base de matériaux III-V sont les plus utilisées. Bien que la technologie à base de matériaux III-V, notamment les hétérostructures à base de nitrure de gallium (GaN), soit très performante par rapport à celle à base du matériau historique (le silicium), cette nouvelle technologie est toujours limitée aux applications utilisant des circuits de moyennes voire faibles densités d’intégration. Ceci limite l’utilisation de cette technologie pour la réalisation de produits à très grande valeur ajoutée. Pour s’affranchir de cette limitation, plusieurs sujets de recherche ont été entrepris ces dernières années pour intégrer au sein du même circuit des composants à base de silicium et de matériaux III-V. En effet, la possibilité d’allier les bonnes performances dynamiques de la filière GaN/III-V et la grande densité d’intégration de la technologie Si dans le même circuit constitue une avancée importante avec un potentiel d’impact majeur pour ces deux filières technologiques. L’objectif ciblé par cette nouvelle technologie est la réalisation, sur substrat Si, d’un circuit à base d’hétérostructures GaN de haute performance assurant entre autres, la détection ou l’amplification du signal via des composants III-V tandis que la partie traitement du signal sera réalisée par les circuits CMOS Si. Ce projet de recherche de doctorat s’inscrit directement dans le cadre de l’intégration monolithique d’une technologie HEMT (High Electron Mobility Transistor) à base de matériaux GaN sur CMOS. L’objectif est de développer des architectures compatibles avec la stratégie d’intégration monolithique de transistors HEMTs GaN sur Si, en prenant en compte les exigences des différentes filières, circuits CMOS et croissance/fabrication de structures HEMTs GaN.

At the beginning of this thesis, basic and advanced device fabrication process which I haveexperienced during study such as top-down and bottom-up approach for the nanoscale devicefabrication technique have been described. Especially, lithography technology has beenfocused because it is base of the modern device fabrication. For the advanced device structure,etching technique has been investigated in detail.The characterization of FET has been introduced. For the practical consideration in theadvanced FET, several parameter extraction techniques have been introduced such as Yfunction,split C-V etc.FinFET is one of promising alternatives against conventional planar devices. Problem ofFinFET is surface roughness. During the fabrication, the etching process induces surfaceroughness on the sidewall surfaces. Surface roughness of channel decreases the effectivemobility by surface roughness scattering. With the low temperature measurement andmobility analysis, drain current through sidewall and top surface was separated. From theseparated currents, effective mobilities were extracted in each temperature conditions. Astemperature lowering, mobility behaviors from the transport on each surface have differenttemperature dependence. Especially, in n-type FinFET, the sidewall mobility has strongerdegradation in high gate electric field compare to top surface. Quantification of surfaceroughness was also compared between sidewall and top surface. Low temperaturemeasurement is nondestructive characterization method. Therefore this study can be a propersurface roughness measurement technique for the performance optimization of FinFET.As another quasi-1 D nanowire structure device, 3D stacked SiGe nanowire has beenintroduced. Important of strain engineering has been known for the effective mobility booster.The limitation of dopant diffusion by strain has been shown. Without strain, SiGe nanowireFET showed huge short channel effect. Subthreshold current was bigger than strained SiGechannel. Temperature dependent mobility behavior in short channel unstrained device wascompletely different from the other cases. Impurity scattering was dominant in short channelunstrained SiGe nanowire FET. Thus, it could be concluded that the strain engineering is notnecessary only for the mobility booster but also short channel effect immunity.Junctionless FET is very recently developed device compare to the others. Like as JFET,junctionless FET has volume conduction. Thus, it is less affected by interface states.Junctionless FET also has good short channel effect immunity because off-state ofjunctionless FET is dominated pinch-off of channel depletion. For this, junctionless FETshould have thin body thickness. Therefore, multi gate nanowire structure is proper to makejunctionless FET.Because of the surface area to volume ratio, quasi-1D nanowire structure is good for thesensor application. Nanowire structure has been investigated as a sensor. Using numericalsimulation, generation-recombination noise property was considered in nanowire sensor.Even though the surface area to volume ration is enhanced in the nanowire channel, devicehas sensing limitation by noise. The generation-recombination noise depended on the channelgeometry. As a design tool of nanowire sensor, noise simulation should be carried out toescape from the noise limitation in advance.The basic principles of device simulation have been discussed. Finite difference method andMonte Carlo simulation technique have been introduced for the comprehension of devicesimulation. Practical device simulation data have been shown for examples such as FinFET,strongly disordered 1D channel, OLED and E-paper.

Le graphène est un plan unique d'atomes de carbone formant une structure en nid d'abeilles. Dans le cas idéal, le graphène possède des propriétés physiques étonnantes résultant de sa structure électronique en " cône de Dirac ". En particulier, la mobilité électronique dans le graphène est exceptionnelle ce qui ouvre des perspectives pour les transistors futurs. Dans cette thèse notre objectif est de tester les propriétés et les performances de transistors réalisés sur graphène à l'aide d'une technologie compatible CMOS. Depuis 2004, il est connu qu'on peut obtenir ce matériau bidimensionnel à partir de la graphitisation du carbure de silicium (SiC). C'est cette technique qui a été utilisée ici. Parmi les résultats obtenus, nous présenterons en particulier une méthode innovante pour déterminer le nombre de couches de graphène. Nous détaillerons la technologie d'intégration mise au point, avec la réalisation de transistors à canal court et étroit. Nous montrerons les caractéristiques obtenues. La mobilité électronique mesurée est à l'état de l'art international. Nous analyserons également le rôle du diélectrique de grille sur la qualité des performances.

Les matériaux III-N sont présents dans la vie quotidienne pour des applications optoélectroniques (diodes électroluminescentes, lasers). Les propriétés remarquables du GaN (grand gap, grand champ de claquage, champ de polarisation élevé, vitesse de saturation des électrons importante...) en font un candidat de choix pour des applications en électronique de puissance à basse fréquence, mais aussi à haute fréquence, par exemple en gamme d'ondes millimétriques. L'enjeu de ce travail de thèse consiste à augmenter la fréquence de travail des transistors tout en maintenant une puissance élevée. Pour cela, des hétérostructures HEMTs (High Electron Mobility Transistors) sont développées et les épaisseurs de cap et de barrière doivent être réduites, bien que ceci soit au détriment de la puissance délivrée. Une étude sera donc menée sur l'influence des épaisseurs de cap et de barrière ainsi que le type de barrière (AlGaN, AlN et InAlN) de manière à isoler les hétérostructures offrant le meilleur compromis en termes de fréquence et de puissance. De plus, les moyens mis en œuvre pour augmenter la fréquence de travail entrainent une dégradation du confinement des électrons du canal. De manière à limiter cet effet, une back-barrière est insérée sous le canal. Ceci fera l'objet d'une deuxième étude. Enfin, une étude de la passivation de surface des transistors sera menée. La combinaison des ces trois études permettra d'identifier la structure optimale pour délivrer le plus de puissance à haute fréquence (ici à 40 GHz).

At the beginning of this thesis, basic and advanced device fabrication process which I haveexperienced during study such as top-down and bottom-up approach for the nanoscale devicefabrication technique have been described. Especially, lithography technology has beenfocused because it is base of the modern device fabrication. For the advanced device structure,etching technique has been investigated in detail.The characterization of FET has been introduced. For the practical consideration in theadvanced FET, several parameter extraction techniques have been introduced such as Yfunction,split C-V etc.FinFET is one of promising alternatives against conventional planar devices. Problem ofFinFET is surface roughness. During the fabrication, the etching process induces surfaceroughness on the sidewall surfaces. Surface roughness of channel decreases the effectivemobility by surface roughness scattering. With the low temperature measurement andmobility analysis, drain current through sidewall and top surface was separated. From theseparated currents, effective mobilities were extracted in each temperature conditions. Astemperature lowering, mobility behaviors from the transport on each surface have differenttemperature dependence. Especially, in n-type FinFET, the sidewall mobility has strongerdegradation in high gate electric field compare to top surface. Quantification of surfaceroughness was also compared between sidewall and top surface. Low temperaturemeasurement is nondestructive characterization method. Therefore this study can be a propersurface roughness measurement technique for the performance optimization of FinFET.As another quasi-1 D nanowire structure device, 3D stacked SiGe nanowire has beenintroduced. Important of strain engineering has been known for the effective mobility booster.The limitation of dopant diffusion by strain has been shown. Without strain, SiGe nanowireFET showed huge short channel effect. Subthreshold current was bigger than strained SiGechannel. Temperature dependent mobility behavior in short channel unstrained device wascompletely different from the other cases. Impurity scattering was dominant in short channelunstrained SiGe nanowire FET. Thus, it could be concluded that the strain engineering is notnecessary only for the mobility booster but also short channel effect immunity.Junctionless FET is very recently developed device compare to the others. Like as JFET,junctionless FET has volume conduction. Thus, it is less affected by interface states.Junctionless FET also has good short channel effect immunity because off-state ofjunctionless FET is dominated pinch-off of channel depletion. For this, junctionless FETshould have thin body thickness. Therefore, multi gate nanowire structure is proper to makejunctionless FET.Because of the surface area to volume ratio, quasi-1D nanowire structure is good for thesensor application. Nanowire structure has been investigated as a sensor. Using numericalsimulation, generation-recombination noise property was considered in nanowire sensor.Even though the surface area to volume ration is enhanced in the nanowire channel, devicehas sensing limitation by noise. The generation-recombination noise depended on the channelgeometry. As a design tool of nanowire sensor, noise simulation should be carried out toescape from the noise limitation in advance.The basic principles of device simulation have been discussed. Finite difference method andMonte Carlo simulation technique have been introduced for the comprehension of devicesimulation. Practical device simulation data have been shown for examples such as FinFET,strongly disordered 1D channel, OLED and E-paper. / At the beginning of this thesis, basic and advanced device fabrication process which I haveexperienced during study such as top-down and bottom-up approach for the nanoscale devicefabrication technique have been described. Especially, lithography technology has beenfocused because it is base of the modern device fabrication. For the advanced device structure,etching technique has been investigated in detail.The characterization of FET has been introduced. For the practical consideration in theadvanced FET, several parameter extraction techniques have been introduced such as Yfunction,split C-V etc.FinFET is one of promising alternatives against conventional planar devices. Problem ofFinFET is surface roughness. During the fabrication, the etching process induces surfaceroughness on the sidewall surfaces. Surface roughness of channel decreases the effectivemobility by surface roughness scattering. With the low temperature measurement andmobility analysis, drain current through sidewall and top surface was separated. From theseparated currents, effective mobilities were extracted in each temperature conditions. Astemperature lowering, mobility behaviors from the transport on each surface have differenttemperature dependence. Especially, in n-type FinFET, the sidewall mobility has strongerdegradation in high gate electric field compare to top surface. Quantification of surfaceroughness was also compared between sidewall and top surface. Low temperaturemeasurement is nondestructive characterization method. Therefore this study can be a propersurface roughness measurement technique for the performance optimization of FinFET.As another quasi-1 D nanowire structure device, 3D stacked SiGe nanowire has beenintroduced. Important of strain engineering has been known for the effective mobility booster.The limitation of dopant diffusion by strain has been shown. Without strain, SiGe nanowireFET showed huge short channel effect. Subthreshold current was bigger than strained SiGechannel. Temperature dependent mobility behavior in short channel unstrained device wascompletely different from the other cases. Impurity scattering was dominant in short channelunstrained SiGe nanowire FET. Thus, it could be concluded that the strain engineering is notnecessary only for the mobility booster but also short channel effect immunity.Junctionless FET is very recently developed device compare to the others. Like as JFET,junctionless FET has volume conduction. Thus, it is less affected by interface states.Junctionless FET also has good short channel effect immunity because off-state ofjunctionless FET is dominated pinch-off of channel depletion. For this, junctionless FETshould have thin body thickness. Therefore, multi gate nanowire structure is proper to makejunctionless FET.Because of the surface area to volume ratio, quasi-1D nanowire structure is good for thesensor application. Nanowire structure has been investigated as a sensor. Using numericalsimulation, generation-recombination noise property was considered in nanowire sensor.Even though the surface area to volume ration is enhanced in the nanowire channel, devicehas sensing limitation by noise. The generation-recombination noise depended on the channelgeometry. As a design tool of nanowire sensor, noise simulation should be carried out toescape from the noise limitation in advance.The basic principles of device simulation have been discussed. Finite difference method andMonte Carlo simulation technique have been introduced for the comprehension of devicesimulation. Practical device simulation data have been shown for examples such as FinFET,strongly disordered 1D channel, OLED and E-paper.

Le graphène est un plan unique d'atomes de carbone formant une structure en nid d'abeilles. Dans le cas idéal, le graphène possède des propriétés physiques étonnantes résultant de sa structure électronique en « cône de Dirac ». En particulier, la mobilité électronique dans le graphène est exceptionnelle ce qui ouvre des perspectives pour les transistors futurs. Dans cette thèse notre objectif est de tester les propriétés et les performances de transistors réalisés sur graphène à l'aide d'une technologie compatible CMOS. Depuis 2004, il est connu qu'on peut obtenir ce matériau bidimensionnel à partir de la graphitisation du carbure de silicium (SiC). C'est cette technique qui a été utilisée ici. Parmi les résultats obtenus, nous présenterons en particulier une méthode innovante pour déterminer le nombre de couches de graphène. Nous détaillerons la technologie d'intégration mise au point, avec la réalisation de transistors à canal court et étroit. Nous montrerons les caractéristiques obtenues. La mobilité électronique mesurée est à l’état de l’art international. Nous analyserons également le rôle du diélectrique de grille sur la qualité des performances. / Graphene consists of a single atoms plane reorganized in honeycomb lattice. Ideal graphene has astonishing properties coming from his electronic structure in Dirac cone. One of these properties is an exceptional mobility indispensable for future transistors. In this work, our objective is to evaluate properties and performance of transistors based on graphene. These transistors are fabricated by using a CMOS-like integration. Since 2004, graphene can be obtained via sublimation of silicon carbide substrate. We used this technique to study graphene. We will present a particular method to enumerate the number of layer obtained in surface and the integration choosen to obtain short and thin transistors. We will show electrical characteristic obtained. The charge carrier mobility measured is similar to the state of the art. An analysis of the gate dielectric is also presented.

Les matériaux III-N sont présents dans la vie quotidienne pour des applications optoélectroniques (diodes électroluminescentes, lasers). Les propriétés remarquables du GaN (grand gap, grand champ de claquage, champ de polarisation élevé, vitesse de saturation des électrons importante…) en font un candidat de choix pour des applications en électronique de puissance à basse fréquence, mais aussi à haute fréquence, par exemple en gamme d'ondes millimétriques. L’enjeu de ce travail de thèse consiste à augmenter la fréquence de travail des transistors tout en maintenant une puissance élevée. Pour cela, des hétérostructures HEMTs (High Electron Mobility Transistors) sont développées et les épaisseurs de cap et de barrière doivent être réduites, bien que ceci soit au détriment de la puissance délivrée. Une étude sera donc menée sur l’influence des épaisseurs de cap et de barrière ainsi que le type de barrière (AlGaN, AlN et InAlN) de manière à isoler les hétérostructures offrant le meilleur compromis en termes de fréquence et de puissance. De plus, les moyens mis en œuvre pour augmenter la fréquence de travail entrainent une dégradation du confinement des électrons du canal. De manière à limiter cet effet, une back-barrière est insérée sous le canal. Ceci fera l’objet d’une deuxième étude. Enfin, une étude de la passivation de surface des transistors sera menée. La combinaison des ces trois études permettra d’identifier la structure optimale pour délivrer le plus de puissance à haute fréquence (ici à 40 GHz). / Nitride based materials are present in everyday life for optoelectronic applications (light emitting diodes, lasers). GaN remarkable properties (like large energy band gap, high breakdown electric field, high polarization field, high electronic saturation velocity…) make it a promising candidate for low frequency power electronic applications, but also for high frequency like microwaves range for example. The aim of this work is to increase the transistors working frequency by keeping a high power. To do this, high electron mobility transistor heterostructures are developed, and cap and barrier thicknesses have to be reduced, although it is detrimental for a high power. A first study deals with the influence of cap and barrier thicknesses as well as the type of barrier (AlGaN, AlN and InAlN), in order to isolate heterostructures offering the best compromise in terms of power and frequency. Moreover, the means implemented to increase the working frequency lead to electron channel confinement degradation. In order limit this effect, a back-barrier is added underneath the channel. It will be the subject of the second study. Finally, a transistor surface passivation study will be led. The combination of those three parts will allow identifying the optimum structure to deliver the highest power at high frequency (here at 40 GHz).