Diese Schriftenreihe präsentiert wissenschaftliche Arbeiten zum Entwurf und zur Selbstorganisation von eingebetteten Systemen. In dem ersten Band dieser Schriftenreihe liegt der Fokus auf der Konzeption von „Rekonfigurierbaren Schnittstellen“. Der vorliegende zweite Band stellt eine vollständige Methodik für die Adaptierung von inkompatiblen Schnittstellen in komplexen, verteilten, eingebetteten Systemen vor. Diese Methodik wird als Interface Synthese (IFS) bezeichnet. In den vier Beiträgen werden im Einzelnen die Modellierung, die Analyse und Optimierung sowie die Codegenerierung als methodische Entwurfsschritte untersucht. Der erste Beitrag behandelt die Modellierung von komplexen Kommunikationssystemen als ersten Schritt des Interface Synthesis Design Flows. Es wird ein UML2.0 Profil sowie dessen Transformation in das Synthesewerkzeug vorgestellt. Die zwei folgenden Beiträge befassen sich mit der Analyse und Optimierung der Schnittstellensynthese. Der erste Ansatz basiert auf der Optimierung der Ausführungspipeline, während der zweite Ansatz eine globale Optimierung durch partitionierendes Clustering in Verbindung mit benutzerspezifischen Protokollen anwendet. Der vierte Beitrag greift die Codegenerierung und somit den letzten Schritt des Interface Synthesis Design Flows auf. Es wird ein dedizierter VHDL-Codegenerator vorgestellt, der insbesondere die Rekonfigurierbarkeit der Schnittstelle unterstützt.

Die Steigerung der Verarbeitungsleistung eingebetteter Mikroprozessoren gewinnt insbesondere durch zunehmende Bedeutung audiovisueller Datenverarbeitung in Verbindung mit drahtloser Kommunikation ständig an Bedeutung. Die notwendige Performance ist jedoch durch Anwendung klassischer Techniken des Prozessorentwurfs (Pipelining, Superskalarität) nur teilweise erreichbar. In unserem Beitrag möchten wir aufzeigen, daß die erforderliche Verarbeitungsleistung durch den Einsatz dynamisch rekonfigurierbarer Datenpfade bei gleichzeitig erhöhtem Flexibilitätsgrad erreicht werden kann. Anhand von quantitativen Untersuchungen zu Chipflächen und Leistungsbedarf einer 0,18µm CMOS-Standardzellenrealisierung der ARRIVE Architektur- Fallstudie wird ersichtlich, daß durch Einsatz eines einfachen RISC Mikroprozessors erweitert um einen rekonfigurierbaren DSP-Datenpfad eine gute Ausnutzung der vorhandenen Applikationsparallelität verbunden mit einem deutlichem Performancegewinn bei gleichzeitig geringem Chipflächen- und Leistungsbedarf erreichbar ist. Als Quelle des ermittelten und dargestellten Leistungsbedarfs dient dabei eine basierend auf repräsentativen DSP Benchmark-Algorithmen durchgeführte Power-Simulation des Chip-Layouts.

Der Entwurfsprozess informationsverarbeitender Systeme ist gekennzeichnet durch die Beschreibung von speichernden, verarbeitenden und übertragenden Komponenten auf unterschiedlichen Abstraktionsstufen. Sowohl für spezifische Anwendungsdomänen als auch für die jeweiligen Abstraktionsstufen wurden in der Vergangenheit Werkzeuge entwickelt, die den Systemdesigner von der Phase der Anforderungsspezifikation bis hin zu Implementierung und funktionaler Erprobung begleiten. Beim Entwurf komplexer Systeme im allgemeinen und eingebetteter Systeme im besonderen stellt sich zusätzlich das Problem der Wiederverwendung von Komponenten aus früheren Entwürfen, der Transformation des Entwurfswissens über die Grenzen der Abstraktionsstufen hinweg sowie die Integration einer variablen Anzahl domänenspezifischer Werkzeuge in den Entwurfsprozess. Voraussetzung eines korrekten Designs ist dabei die anwendungsinvariante Integritätserhaltung aller beteiligten Entwurfsdaten unabhängig von ihrer Repräsentation. Nach der Diskussion des Integritätsbegriffs für konventionelle Informationssysteme und den nötigen Erweiterungen für eingebettete Systeme werden Verfahren zur Modellierung des Entwurfsprozesses vorgestellt, mit deren Hilfe eine der spezifischen Entwicklungsaufgabe optimal entsprechende Wissensbasis generiert und fortwährend neuen Anforderungen von Fremdwerkzeugen und Entwurfsverfahren angepasst werden kann. Sie erfordert vom Anwender keine Detailkenntnisse des zugrunde liegenden Datenmodells. Die Generierbarkeit der Wissensbasis und ihrer Werkzeuge beruht auf einem Metamodell, das sich auf eine erweiterbare Objektalgebra zur Struktur- und Verhaltensbeschreibung informationsverarbeitender Systeme stützt und in domänenspezifische Zielsysteme transformierbar ist. / The design process of data processing systems is characterized by the description of storing, processing and transmitting components on different levels of abstraction. In the past tools have been developed for specific application domains as well as for the respective abstraction levels. They support the system designer from the stage of the requirements specification down to implementation and functional test. During the sketch of complex systems in general and embedded systems in particular, problems occur in the following areas: reusing the components from former drafts; transforming the design knowledge across the boundaries of abstraction levels; integrating a variable number of domain specific tools in the design process. The precondition for a correct design is the integrity preservation of all involved draft data no matter which sources such as databases, XML files or conventional HOST file systems provide them. After discussing the integrity term regarding conventional information systems and the extensions necessary for embedded systems, approaches for modelling the design process are presented. They help to generate a knowledge base which is optimally adjusted to a particular design task and can be continuously adapted to new requests coming from external tools and design processes. The user does not need detailed knowledge about the knowledge base's underlying data model. The capability of generating the knowledge base and its tools is based on a meta model. First, this model is based on an extensible object algebra applied when describing the structure and behaviour of data processing systems and second, the model is transformable into domain specific target systems.

Real-time lane detection or localization is a crucial problem in modern Advanced Driver Assistance Systems (ADAS), especially in Automated Driving System. This thesis estimates the possibility to implement a lane detection system in the available low-power embedded hardware. Various state-of-the-art Lane Detection algorithms are assessed based on a number of proposed criteria. From the result of the evaluation, three different algorithms are constructed and implemented in the hardware using OpenCV library. The lane detection stage is done with different methods: using Hough Transform for line detection or randomly sampling hypotheses which are straight lines or cubic splines over the pre-processed binary image. Weights of the hypotheses are then calculated based on their positions in the image. The hypothesis which has highest weight or best position will be chosen to represent lane marking. To increase the performance of the system, tracking stage is introduced with the help of Particle Filter or Kalman Filter. The systems are then tested with several different datasets to evaluate the speed, performance and ability to work in real-time. In addition, the system interfaces with CAN bus using a CAN interface, so that the output data can be sent as messages via the CAN bus to other systems.

The resource demand on embedded devices is constantly growing. This is caused by the sheer explosion of software based functions in embedded systems, that are growing far faster than the resources of the single-core and multi-core embedded processors. As one of the limitation is the computing power of the processors we need to explore ways to use this resource more efficiently. We identified that during the run-time of the embedded devices the resource demand of the software functions is permanently changing dependent on the device situation. To enable an embedded device to take advantage of this dynamic resource demand, the allocation of the software functions to the processor must be handled by a scheduler that is able to evaluate the resource demand of the software functions in relation to the device situation. This marks a change in embedded devices from static defined software systems to dynamic software systems. Above that we can increase the efficiency even further by extending the approach from a single device to a distributed or networked system (many-core system). However, existing approaches to deal with dynamic resource allocation are focused on individual devices and leave the optimization potential of manycore systems untouched. Our concept will extend the existing Hierarchical Asynchronous Multi-Core Scheduler (HAMS) concept for individual devices to many-core systems. This extension introduces a dynamic situation aware scheduler for many-core systems which take the current workload of all devices and the system-situation into account. With our approach, the resource efficiency of an embedded many-core system can be increased. The following paper will explain the architecture and the expected results of our concept.

Moderne, objektorientierte Sprachen spielen bei der Entwicklung von Software für eingebettete Systeme bislang kaum eine Rolle. Die Gründe hierfür sind vielfältig, meist wird jedoch die mangelnde Effizienz und der größere Speicherbedarf hervorgehoben. Obwohl Java viele Eigenschaften hat, die sehr für einen Einsatz in eingebetteten Systemen sprechen, so hängt doch gerade Java vielfach immer noch das Vorurteil an, in Systemen mit beschränkter Rechenleistung und Speicher zu viele Ressourcen zu benötigen. Diese Arbeit soll dazu beitragen, diese Vorurteile abzutragen. Sie stellt insbesondere Techniken vor, die den Speicherbedarf einer JVM so gering wie möglich halten und diese effizient mit der zur Verfügung stehenden Rechenleistung umgehen lassen. Viele der dargestellten Verfahren und Algorithmen wurden in der Kertasarie VM implementiert, einer virtuellen Maschine, die speziell für den Einsatz in eingebetteten Systemen konzipiert wurde. Durch die weit verbreitete Vernetzung eingebetteter Systeme über das Internet stellt sich in vielen Fällen zudem das Problem einer modernen, abstrakten und effizienten Form der Kommunikation. Aus diesem Grund liegt der zweite Schwerpunkt dieser Arbeit auf dem Vergleich von objektorientierten Middleware-Architekturen, insbesondere von Java-RMI. Auch auf diesem Gebiet wird eine eigene, speziell an eingebettete Systeme angepasste RMI-Variante vorgestellt. / Modern, object oriented languages do not play an important role when developing software for embedded systems. There are many reasons for it, most often an inadequate performance and a greater memory demand are mentioned. In spite of the fact that Java has many features suitable for embedded systems, Java often faces the prejudice to consume too much resources in systems with limited processing power and memory. This work is a contribution to diminish this prejudices. It presents techniques to limit the memory demands of a Java Virtual Machine and to effectively cope with limited computing power. Many of the presented methods and algorithms are implemented in the Kertasarie VM, a JVM designed to run in embedded systems.Due to the fact of increasing network capabilities embedded systems often face the problem of a modern, abstract and efficient communication. Therefore the second emphasis of this work is put on the comparison of object oriented middleware architectures, especially Java-RMI. An own implementation for embedded systems is also presented.

Unified Extensible Firmware Interface (UEFI) is an industry standard for implementing the basic firmware in the computers. This standard replaces BIOS. A huge amount of C code has been written for the implementation of UEFI. Yet there has been a very little focus on testing UEFI code. The thesis shows how the industry can perform a meaningful testing of UEFI. Spanning the test coverage with the help of test tools over all UEFI phases is a key objective. Moreover, techniques such as Test Driven Development and source code analysis are explained in terms of UEFI to make sure the bugs are minimized in the first place. The results show that the usage of test and analysis tools point to a large number of issues. Some of these issues can be fixed at a very early stage in the Software Development Life Cycle. For this reason the developers and testers should be convinced that they need to focus on testing UEFI from a software perspective.

Das Hauptthema ist die dynamische Ressourcenverwaltung in eingebetteten Systemen, insbesondere die Verwaltung von Rechenzeit und Netzwerkverkehr auf einem MPSoC. Die Idee besteht darin, eine Pipeline für die Verarbeitung von Mobiler Kommunikation auf dem Chip dynamisch zu schedulen, um die Effizienz der Hardwareressourcen zu verbessern, ohne den Ressourcenverbrauch des dynamischen Schedulings dramatisch zu erhöhen. Sowohl Software- als auch Hardwaremodule werden auf Hotspots im Ressourcenverbrauch untersucht und optimiert, um diese zu entfernen. Da Applikationen im Bereich der Signalverarbeitung normalerweise mit Hilfe von SDF-Diagrammen beschrieben werden können, wird deren dynamisches Scheduling optimiert, um den Ressourcenverbrauch gegenüber dem üblicherweise verwendeten statischen Scheduling zu verbessern. Es wird ein hybrider dynamischer Scheduler vorgestellt, der die Vorteile von Processing-Networks und der Planung von Task-Graphen kombiniert. Es ermöglicht dem Scheduler, ein Gleichgewicht zwischen der Parallelisierung der Berechnung und der Zunahme des dynamischen Scheduling-Aufands optimal abzuwägen. Der resultierende dynamisch erstellte Schedule reduziert den Ressourcenverbrauch um etwa 50%, wobei die Laufzeit im Vergleich zu einem statischen Schedule nur um 20% erhöht wird. Zusätzlich wird ein verteilter dynamischer SDF-Scheduler vorgeschlagen, der das Scheduling in verschiedene Teile zerlegt, die dann zu einer Pipeline verbunden werden, um mehrere parallele Prozessoren einzubeziehen. Jeder Scheduling-Teil wird zu einem Cluster mit Load-Balancing erweitert, um die Anzahl der parallel laufenden Scheduling-Jobs weiter zu erhöhen. Auf diese Weise wird dem vorhandene Engpass bei dem dynamischen Scheduling eines zentralisierten Schedulers entgegengewirkt, sodass 7x mehr Prozessoren mit dem Pipelined-Clustered-Dynamic-Scheduler für eine typische Signalverarbeitungsanwendung verwendet werden können. Das neue dynamische Scheduling-System setzt das Vorhandensein von drei verschiedenen Kommunikationsmodi zwischen den Verarbeitungskernen voraus. Bei der Emulation auf Basis des häufig verwendeten RDMA-Protokolls treten Leistungsprobleme auf. Sehr gut kann RDMA für einmalige Punkt-zu-Punkt-Datenübertragungen verwendet werden, wie sie bei der Ausführung von Task-Graphen verwendet werden. Process-Networks verwenden normalerweise Datenströme mit hohem Volumen und hoher Bandbreite. Es wird eine FIFO-basierte Kommunikationslösung vorgestellt, die einen zyklischen Puffer sowohl im Sender als auch im Empfänger implementiert, um diesen Bedarf zu decken. Die Pufferbehandlung und die Datenübertragung zwischen ihnen erfolgen ausschließlich in Hardware, um den Software-Overhead aus der Anwendung zu entfernen. Die Implementierung verbessert die Zugriffsverwaltung mehrerer Nutzer auf flächen-effiziente Single-Port Speichermodule. Es werden 0,8 der theoretisch möglichen Bandbreite, die normalerweise nur mit flächenmäßig teureren Dual-Port-Speichern erreicht wird. Der dritte Kommunikationsmodus definiert eine einfache Message-Passing-Implementierung, die ohne einen Verbindungszustand auskommt. Dieser Modus wird für eine effiziente prozessübergreifende Kommunikation des verteilten Scheduling-Systems und der engen Ansteuerung der restlichen Prozessoren benötigt. Eine Flusskontrolle in Hardware stellt sicher, dass eine große Anzahl von Sendern Nachrichten an denselben Empfänger senden kann. Dabei wird garantiert, dass alle Nachrichten korrekt empfangen werden, ohne dass eine Verbindung hergestellt werden muss und die Nachrichtenlaufzeit gering bleibt. Die Arbeit konzentriert sich auf die Optimierung des Codesigns von Hardware und Software, um die kompromisslose Ressourceneffizienz der dynamischen SDF-Graphen-Planung zu erhöhen. Besonderes Augenmerk wird auf die Abhängigkeiten zwischen den Ebenen eines verteilten Scheduling-Systems gelegt, das auf der Verfügbarkeit spezifischer hardwarebeschleunigter Kommunikationsmethoden beruht.:1 Introduction 1.1 Motivation 1.2 The Multiprocessor System on Chip Architecture 1.3 Concrete MPSoC Architecture 1.4 Representing LTE/5G baseband processing as Static Data Flow 1.5 Compuation Stack 1.6 Performance Hotspots Addressed 1.7 State of the Art 1.8 Overview of the Work 2 Hybrid SDF Execution 2.1 Addressed Performance Hotspot 2.2 State of the Art 2.3 Static Data Flow Graphs 2.4 Runtime Environment 2.5 Overhead of Deloying Tasks to a MPSoC 2.6 Interpretation of SDF Graphs as Task Graphs 2.7 Interpreting SDF Graphs as Process Networks 2.8 Hybrid Interpretation 2.9 Graph Topology Considerations 2.10 Theoretic Impact of Hybrid Interpretation 2.11 Simulating Hybrid Execution 2.12 Pipeline SDF Graph Example 2.13 Random SDF Graphs 2.14 LTE-like SDF Graph 2.15 Key Lernings 3 Distribution of Management 3.1 Addressed Performance Hotspot 3.2 State of the Art 3.3 Revising Deployment Overhead 3.4 Distribution of Overhead 3.5 Impact of Management Distribution to Resource Utilization 3.6 Reconfigurability 3.7 Key Lernings 4 Sliced FIFO Hardware 4.1 Addressed Performance Hotspot 4.2 State of the Art 4.3 System Environment 4.4 Sliced Windowed FIFO buffer 4.5 Single FIFO Evaluation 4.6 Multiple FIFO Evalutaion 4.7 Hardware Implementation 4.8 Key Lernings 5 Message Passing Hardware 5.1 Addressed Performance Hotspot 5.2 State of the Art 5.3 Message Passing Regarded as Queueing 5.4 A Remote Direct Memory Access Based Implementation 5.5 Hardware Implementation Concept 5.6 Evalutation of Performance 5.7 Key Lernings 6 Summary / The main topic is the dynamic resource allocation in embedded systems, especially the allocation of computing time and network traffic on an multi processor system on chip (MPSoC). The idea is to dynamically schedule a mobile communication signal processing pipeline on the chip to improve hardware resource efficiency while not dramatically improve resource consumption because of dynamic scheduling overhead. Both software and hardware modules are examined for resource consumption hotspots and optimized to remove them. Since signal processing can usually be described with the help of static data flow (SDF) graphs, the dynamic handling of those is optimized to improve resource consumption over the commonly used static scheduling approach. A hybrid dynamic scheduler is presented that combines benefits from both processing networks and task graph scheduling. It allows the scheduler to optimally balance parallelization of computation and addition of dynamic scheduling overhead. The resulting dynamically created schedule reduces resource consumption by about 50%, with a runtime increase of only 20% compared to a static schedule. Additionally, a distributed dynamic SDF scheduler is proposed that splits the scheduling into different parts, which are then connected to a scheduling pipeli ne to incorporate multiple parallel working processors. Each scheduling stage is reworked into a load-balanced cluster to increase the number of parallel scheduling jobs further. This way, the still existing dynamic scheduling bottleneck of a centralized scheduler is widened, allowing handling 7x more processors with the pipelined, clustered dynamic scheduler for a typical signal processing application. The presented dynamic scheduling system assumes the presence of three different communication modes between the processing cores. When emulated on top of the commonly used remote direct memory access (RDMA) protocol, performance issues are encountered. Firstly, RDMA can neatly be used for single-shot point-to-point data transfers, like used in task graph scheduling. Process networks usually make use of high-volume and high-bandwidth data streams. A first in first out (FIFO) communication solution is presented that implements a cyclic buffer on both sender and receiver to serve this need. The buffer handling and data transfer between them are done purely in hardware to remove software overhead from the application. The implementation improves the multi-user access to area-efficient single port on-chip memory modules. It achieves 0.8 of the theoretically possible bandwidth, usually only achieved with area expensive dual-port memories. The third communication mode defines a lightweight message passing (MP) implementation that is truly connectionless. It is needed for efficient inter-process communication of the distributed and clustered scheduling system and the worker processing units’ tight coupling. A hardware flow control assures that an arbitrary number of senders can spontaneously start sending messages to the same receiver. Yet, all messages are guaranteed to be correctly received while eliminating the need for connection establishment and keeping a low message delay. The work focuses on the hardware-software codesign optimization to increase the uncompromised resource efficiency of dynamic SDF graph scheduling. Special attention is paid to the inter-level dependencies in developing a distributed scheduling system, which relies on the availability of specific hardwareaccelerated communication methods.:1 Introduction 1.1 Motivation 1.2 The Multiprocessor System on Chip Architecture 1.3 Concrete MPSoC Architecture 1.4 Representing LTE/5G baseband processing as Static Data Flow 1.5 Compuation Stack 1.6 Performance Hotspots Addressed 1.7 State of the Art 1.8 Overview of the Work 2 Hybrid SDF Execution 2.1 Addressed Performance Hotspot 2.2 State of the Art 2.3 Static Data Flow Graphs 2.4 Runtime Environment 2.5 Overhead of Deloying Tasks to a MPSoC 2.6 Interpretation of SDF Graphs as Task Graphs 2.7 Interpreting SDF Graphs as Process Networks 2.8 Hybrid Interpretation 2.9 Graph Topology Considerations 2.10 Theoretic Impact of Hybrid Interpretation 2.11 Simulating Hybrid Execution 2.12 Pipeline SDF Graph Example 2.13 Random SDF Graphs 2.14 LTE-like SDF Graph 2.15 Key Lernings 3 Distribution of Management 3.1 Addressed Performance Hotspot 3.2 State of the Art 3.3 Revising Deployment Overhead 3.4 Distribution of Overhead 3.5 Impact of Management Distribution to Resource Utilization 3.6 Reconfigurability 3.7 Key Lernings 4 Sliced FIFO Hardware 4.1 Addressed Performance Hotspot 4.2 State of the Art 4.3 System Environment 4.4 Sliced Windowed FIFO buffer 4.5 Single FIFO Evaluation 4.6 Multiple FIFO Evalutaion 4.7 Hardware Implementation 4.8 Key Lernings 5 Message Passing Hardware 5.1 Addressed Performance Hotspot 5.2 State of the Art 5.3 Message Passing Regarded as Queueing 5.4 A Remote Direct Memory Access Based Implementation 5.5 Hardware Implementation Concept 5.6 Evalutation of Performance 5.7 Key Lernings 6 Summary

Der vorliegende Band der wissenschaftlichen Schriftenreihe Eingebettete Selbstorganisierende Systeme widmet sich dem Entwurf von verteilten Eingebetteten Systemen. Einsatzgebiete solcher Systeme sind unter anderem Missions- und Steuerungssysteme von Flugzeugen (Aerospace-Anwendungen) und , mit zunehmender Vernetzung, der Automotive Bereich. Hier gilt es höchste Sicherheitsstandards einzuhalten und maximale Verfügbarkeit zu garantieren. In dieser Arbeit wird diese Problematik frühzeitig im Entwurfsprozess, in der Spezifikationsphase, aufgegriffen. Es werden Implementierungsvarianten wie Hardware und Software sowie Systemkomponenten wie Berechungskomponenten und Kommunikationskomponenten unterschieden. Für die übergreifende Spezifikation wird auf Grundlage des π-Kalküls ein formales Framework, das eine einheitliche Modellierung von Teilsystemen in den unterschiedlichen Entwurfsphasen unterstützt, entwickelt. Besonderer Schwerpunkt der Untersuchungen von Herrn Förster liegt auf Erweiterungen von Systemspezifikationen. So wird es möglich, Teilkomponenten zu verändern oder zu substituieren und die Gesamtspezifikation auf Korrektheit und Konsistenz automatisiert zu überprüfen. / This volume of the scientific series Eingebettete, selbstorganisierende Systeme (Embedded Self-Organized Systems) gives an outline of the design of distributed embedded systems. Fields of application for such systems are, amongst others, mission systems and control systems of airplanes (aeronautic applications) and - with increasing level of integration - also the automotive area. In this area it is essential to meet highest safety standards and to ensure the maximum of availability. Mr Förster addresses these problems in an early state of the design process, namely the specification. Implementation versions like hardware and software are differentiated as well as system components like computation components and communication components. For a general specification Mr Förster develops a formal framework based on the pi-calculus, which supports a standardised modelling of modules in different design steps. The main focus of Mr Förster's research is the extension of system specifications. Therefore it will be possible to modify or substitute modules and to check automatically the correctness and consistency of the total specification. Mr Förster can prove the correctness of his approach and demonstrates impressively the complexity by clearly defined extension relations and formally verifiable embedding in the pi-calculus formalism. A detailed example shows the practical relevance of this research. I am glad that Mr Förster publishes his important research in this scientific series. So I hope you will enjoy reading it and benefit from it.

Verteilte, Eingebettete Systeme beeinflussen unser tägliches Leben in unzähligen Bereichen. Getrieben durch technologische Weiterentwicklungen und neue Nutzungsprofile nimmt der Vernetzungsgrad elektronischer Geräte rapide zu. Neben einem ausgeprägten Netzwerkcharakter sind aktuelle und zukünftige Anwendungsszenarien wesentlich durch einen hohen Mobilitätsgrad geprägt. Daraus ergeben sich zunehmend Problemstellungen bzgl. geeigneter Kommunikationskonzepte und der hierfür benötigten Energieressourcen. Dieses Buch befasst sich mit Technologien, Konzepten und Protokollen zur energieeffizienten Kommunikation in verteilten, ressourcenbeschränkten Systemen. Es definiert grundlegende Begrifflichkeiten und vermittelt einen umfassenden Einblick in die verschiedenen Forschungsschwerpunkte. Relevante, technologische Entwicklungen der beiden letzten Dekaden werden vorgestellt, thematisch eingeordnet und kritisch analysiert. Anschließend erfolgt die funktional getrennte Betrachtung von Kommunikationsprozessen auf Netzwerk-, Daten- sowie Energiemanagementebene. Darauf aufbauend widmet sich das Buch der Systemintegration und damit einhergehend dem komplexen Systemkonfigurationsprozess. Unter Berücksichtigung applikationsspezifischer Rahmenbedingungen sowie funktionaler Anforderungen werden gezielt geeignete Optimierungsstrategien ausgewählt und in einer ganzheitlich angepassten Systemarchitektur kombiniert. Erst durch das präzise Zusammenspiel von Kommunikationsparadigma, Kommunikationstechnologien und Kommunikationsprotokollen entsteht ein optimiertes Gesamtsystem, welches die zur Verfügung stehenden Ressourcen effizient nutzt. Zur Bewertung kommt ein neu entwickeltes, erweitertes Quantifizierungsmodell zum Einsatz, welches die kommunikativen Aspekte verteilter Applikationsszenarien vollständig einbezieht. Im Rahmen umfangreicher Fallstudien werden ausgewählte Optimierungsverfahren simulativ sowie auf Basis unterschiedlicher Hardwareplattformen evaluiert. Aus den Ergebnissen resultieren qualitative und quantitative Rückschlüsse auf das mögliche Optimierungspotential unter realen Einsatzbedingungen. Die gewonnenen Erkenntnisse dienen als wichtige Richtgrößen für zukünftige Entwicklungen im Bereich eingebetteter, ressourcenbeschränkter Kommunikationssysteme. / Embedded systems are used in almost every domain of our daily lives. Actual research and development activities focus on wireless connected and mobile system architectures. The resulting network topologies represent embedded, distributed systems, which are able to process complex tasks in a collaborative way. Most of the respective hardware platforms are energy self-sufficient with strongly limited resources for data processing, data storage and communication. With focus on the energy resources, communication tasks have a huge impact on the systems power consumption. In order to optimise the energy efficiency of these communication tasks, one key challenge for engineers is the application-specific integration of adapted communication concepts, radio technologies, and protocol stacks into an all-embracing communication architecture. This book critically discusses energy efficiency in distributed, embedded systems with focus on the communication aspects. The first part introduces basic definitions as well as a novel estimation model for quantifying energy efficiency on both local (system) and global (network) layer. In the second part, this book proposes several optimisation approaches for energy-efficient, resource-limited communication systems. This include hardware approaches as well as software approaches to optimise the runtime environment and the data processing tasks. Each approach operates on different abstraction layers within the system architecture. The last part of the book deals with the evaluation of specific optimisation strategies under real-world conditions. The test cases includes simulation scenarios as well as hardware test benches within a heterogeneous network environment. The respective results and analyses represent important guidelines for future developments in field of distributed, embedded communication platforms.