Los temas de la presente sesión son los siguientes: el Flip Flop (FF); el Flip Flop asíncrono (RS NAND, RS NOR); y el Flip Flop síncrono (RS, JK, D).

Análisis del contador síncrono, la tabla de excitación y el diseño de contadores síncronos.

Se desarrollará los siguietnes temas: conversión entre bases, diferentes sistemas de numeración y operaciones aritméticas binarias.

Conversión de base binaria a otra.

Desarrollo de simplificaciones de las funciones logícas usando el álgebra de Boole, las leyes de Morgan y el mapa de Karnaugh.

Presentación de los siguientes códigos binarios: BCD, GRAY, AIKEN, Exceso3. Resolución de problemas.

Desarrollo del diseño de funciones lógicas usando decoder y multiplexor.

El transporte ha cobrado gran relevancia en las ciudades modernas, en las que el aumento de población, los atochamientos y la polución, degradan la calidad de vida. Es en respuesta a estos problemas que surgen nuevos e innovadores medios de transporte, como el que se aborda en este trabajo. Un vehículo de pequeño tamaño consistente en una plataforma autobalanceada con dos ruedas laterales, en que el pasajero se ubica sobre la plataforma mientras las ruedas lo movilizan. Específicamente, se aborda el mejoramiento de un prototipo desarrollado en 2009, el cual logró ser funcional, pero su operación requería un alto grado de destreza y entrenamiento, además de presentar un comportamiento, en ocasiones, poco predecible. Por este motivo se planteó en este trabajo, la intervención completa del vehículo en cuanto a diseño electrónico y software de control, con el fin de generar una segunda versión del mismo con mejoras técnicas sustanciales. Adicionalmente, se abordaron algunos aspectos mecánicos y estéticos, con el fin de proteger los componentes electrónicos y mejorar la experiencia de manejo, permitiendo que el usuario maniobre el vehículo inclinando el mando de dirección lateralmente, siguiendo el movimiento natural del cuerpo. El rediseño de la electrónica se hizo en base a los conocimientos adquiridos en el trabajo anterior, integrando la información previa disponible y añadiendo elementos nuevos que permitieran cumplir los objetivos planteados. Los puentes H, encargados de accionar los motores, fueron reconstruidos utilizando una estructura de bus laminado, aumentando así su capacidad de corriente y reduciendo las inductancias parásitas. El mejoramiento de la electrónica de disparo de los puentes H, permitió reducir a una décima parte los tiempos de conmutación, mejorando la eficiencia del circuito. Se incorporaron además protecciones por hardware para evitar cortocircuitos, así como sensores para monitorear y controlar la corriente circulante por los motores. Se desarrolló una nueva unidad IMU independiente de la tarjeta de control, capaz de obtener mediciones de inclinación y de su derivada en tiempo real, sin contaminación por ruido inducido, gracias a su interfaz completamente digital. La tarjeta de control también fue rediseñada para ajustarse a la nueva configuración de los sistemas, mediante conexiones limpias, minimizando el número de cables. El nuevo software se desarrolló desde cero, utilizando un esquema modular e incorporando conceptos como la abstracción de hardware, para simplificar la portabilidad y facilitar la comprensión de su funcionamiento. Esto posibilita la utilización del vehículo como plataforma de desarrollo de estrategias de control, en la cual la interacción con el hardware y la administración del sistema ya están resueltas. Además, se implementó una interfaz de comunicación por comandos, a través de la cual se puede monitorear el sistema, modificar parámetros y ejecutar órdenes usando un programa cliente externo al vehículo, conectado vía USB a la tarjeta de control. Desde el punto de vista electrónico y luego de los cambios introducidos, el vehículo se desempeñó correctamente. Las medidas tomadas para mejorar la robustez del sistema permiten una operación confiable, sin necesidad de precauciones adicionales por parte del usuario. La mayor cantidad y calidad de las mediciones de los instrumentos, junto con la aplicación de dos lazos en cascada (tanto para el control de inclinación a través de un torque en los motores, como para sus perturbaciones en la dinámica) mejoró sensiblemente el comportamiento del vehículo, lo que fue verificado a través de encuestas de percepción realizadas a usuarios novatos antes y después de las modificaciones. Destaca en estas evaluaciones el tiempo requerido para un manejo mínimo, que se redujo de unos 30 minutos a alrededor de 10 minutos.

No autorizada por el autor para ser publicada a texto completo / Este proyecto consiste en la modelación e implementación de un simulador de conjunto de instrucciones, funcional atemporal, de la unidad de procesamiento de un DSP Texas Instruments TMS320C55. Este simulador tiene por objetivo proveer de una herramienta de desarrollo de software independiente del diseño y elaboración del hardware, para no retrasar la primera por la indisponibilidad del último. Importante es que el usuario tenga una experiencia, en cuanto a capacidades y tiempos de respuesta, lo más cercana al producto final. Esto se logra mediante la abstracción de las características irrelevantes del hardware y emulación de lo mínimo necesario para la correcta operación del software. Para desarrollar este simulador se utiliza la herramienta ArchC en conjunto con la documentación técnica del DSP. Considerando las características de estos, se realiza una evaluación sobre que elementos del DSP es necesario, factible y prioritario implementar en el marco de tiempo. Durante el trascurso del proyecto, para verificar que cada instrucción opere acorde a lo especificado por la documentación oficial, se somete cada una de estas a pequeñas pruebas, cuyos resultados son contrastados con los ejemplos encontrados en la especificación de cada instrucción. Así, en este caso particular se obtuvo como resultado un simulador con un soporte parcial del total del ISA pero que abarca un gran número de funcionalidades. Este ha sido evaluado mediante la verificación de sus operaciones en valor y modificación del estado. En términos concretos esto se traduce en 115 instrucciones implementadas, de las cuales 78 pasan exitosamente todas las pruebas. Adicionalmente, el código y sus métodos se han estructurado de tal forma que la definición de nuevas instrucciones se pueda realizar mediante la concatenación simple de métodos y se han dejado programadas una serie de funciones que abarcan la gran mayoría de operaciones definidas en el hardware, dejando una base solida para trabajos futuros. En conclusión, se tienen dos aportes en este trabajo: una metodología para la abstracción de hardware y un simulador de conjunto de instrucciones, funcional atemporal, operativo. Estos dan pie para futuros trabajos en el perfeccionamiento del propio proyecto o en trabajos análogos en las áreas de electrónica digital y desarrollo de software.

Ingeniero Civil Electricista / Los circuitos digitales, que juegan un papel crucial en la vida cotidiana, consumen grandes cantidades de potencia lo que es considerado como una situación no deseada, lo que es particularmente cierto para equipos que dependen de baterías como celulares, es por esto que los diseñadores de circuitos así como las herramientas de síntesis utilizan diferentes técnicas con el fin de reducir su consumo de potencia. Una de las técnicas de reducción de potencia mas exitosas es clock-gating cuyo objetivo es reducir el consumo de potencia generado por las transiciones debidas a la señal de clk. La reducción de potencia se logra mediante la inserción de clock-gating cells (celdas de clock-gating) que impiden que la señal de clk llegue a los Flip-Flop cuando el valor de la salida de estos no se espera que cambie. Los diseños basados en Latch, que si bien no son tan utilizados como los diseños basados en Flip-Flop debido a sus complejidades adicionales, todavía son utilizados gracias a ciertos beneficios que presentan las restricciones de timing (timing o sincronización) de los Latch, sin embargo ninguna de las herramientas de síntesis existentes permite la inserción automática de clock-gates para diseños basados en Latches, por lo que los diseñadores de circuitos se ven forzados a insertar las clock-gates de forma manual lo que es ineficiente. El presente trabajo se enfoca en los mecanismos de clock-gating y los requisitos que se deben cumplir para permitir su uso en diseños basados en Latches desde la perspectiva de una herramienta de síntesis, al tiempo que provee de una discusión teórica sobre las diferencias entre Latches y Flip-Flops y como estas diferencias fuerzan los requerimientos de una herramienta de inserción de clock-gates Considerando las restricciones que debieran aplicar para una herramienta de inserción de clock-gates automática enfocada en Latches y utilizando el entorno de desarrollo provisto por Synopsys así como el código existente en la herramienta de síntesis desarrollada por ellos, se desarrolla un prototipo de inserción de clock-gates para Latches como parte de Design-Compiler El prototipo una vez embebido en Design-Compiler es probado en diversos diseños creados con este propósito y un diseño de mayor envergadura provisto por uno de los clientes de Synopsys y que es utilizado durante el desarrollo de circuitos reales, lo cual permite verificar la robustez de la herramienta desarrollada en diseños grandes.