Safety-related functions are important in autonomous industrial applications and are featured in an extensive body of work contained within the standards. The implementation of safety-related systems is commonly done by an external company at a great cost and with limited flexibility. Thus, the objective of this thesis was to develop and implement a safety-related system using o-the-shelf products and to analyse how well it can comply with the established standards of safety-related functions. This work has sought to review the current standards for safety-functions, the eectsof harsh radio environments on safety-related systems, and how to validate the safety-function.The system development process was used to gain knowledge by rst building the concept based on pre-study. After the pre-study was nished, the process moved to the development of software, designed to maintain a wireless heartbeat as well as to prevent collisions between the autonomous and manual-driven vehicles at a quarry, and implementation of the system in real hardware. Finally, a set of software (simulations) and hardware (measurements in an open-pit mine) tests were performed to test the functionality of the system. The wireless tests showed that the system adhered to the functional requirements set by the company, however, the evaluated performance level according to ISO 13849-1 resulted in performance level B which is insucient for a safety-related function. This work demonstrates that it is not possible to develop a safety-related system using the off-the-shelf products chosen, without hardware redundancy.

Företaget Omicron Ceti AB köpte en Intel Movidius Neural Compute Stick (NCS), som är en usb-enhet där neurala nätverk kan laddas in för att processa data. Min uppgift blev att studera hur NCS används och göra en guide med exempel. Med TensorFlow och hjälpbiblioteket TFLearn gjordes först ett testnätverk för att prova hela kedjan från träning till användning med NCS. Sedan tränades ett nätverk att kunna klassificera 14 olika ord. En mängd olika utformningar på nätverket testades, men till slut hittades ett exempel som blev en bra utgångspunkt och som efter lite justering gav en träffsäkerhet på 86% med testdatat. Vid inläsning i mikrofon så blev resultatet lite sämre, med 67% träffsäkerhet. Att processa data med NCS tog längre tid än med TFLearn men använde betydligt mindre CPU-kraft. I mindre system såsom en Raspberry Pi går det däremot inte ens att använda TensorFlow/TFLearn, så huruvida det är värt att använda NCS eller inte beror på det specifika användningsscenariot. / Omicron Ceti AB company had an Intel Movidius Neural Compute Stick (NCS), which is a usb device that may be loaded with neural networks to process data. My assignment was to study how NCS is used and to make a guide with examples. Using TensorFlow and the TFLearn help library a test network was made for the purpose of trying the work pipeline, from network training to using the NCS. After that a network was trained to classify 14 different words. Many different configurations of the network were tried, until a good example was found that was expanded upon until an accuracy of 86% with the test data was reached. The accuracy when speaking into a microphone was a bit worse at 67%. To process data with the NCS took a longer time than with TFLearn but used a lot less CPU power. However it’s not even possible to use TensorFlow/TFLearn in smaller systems like a Raspberry Pi, so whether it’s worth using the NCS depends on the specific usage scenario.

Com o crescimento do mercado de sistemas embarcados, em especial aqueles dispositivos portáteis como PDAs e celulares, observa-se o crescimento de mercados baseados nestas plataformas, como o mercado de entretenimento digital. Devido às características destes dispositivos, novas oportunidades e desafios acompanham estas mudanças. Com cada vez mais recursos incorporados, o projeto de software para estes dispositivos torna-se mais complexo, exigindo soluções que aumentem a produtividade do desenvolvedor. Este trabalho descreve o estudo de técnicas em software para reduzir o consumo de energia e aumentar o desempenho de sistemas embarcados com recursos gráficos, baseados no microprocessador Femtojava. Como subproduto deste trabalho, foi desenvolvida uma biblioteca gráfica para a plataforma Femtojava. Dois estudos de caso foram desenvolvidos para analisar a biblioteca desenvolvida, caracterizando o seu consumo de energia e desempenho. / With the growth of the embedded systems market, especially PDAs and mobile phones, other markets based on those platforms, like digital entertainment, have experienced growth as well. Due to its characteristics, embedded devices present new opportunities and challenges. With an ever growing number of features, software development for these devices becomes more complex, demanding more powerful tools for increasing developer productivity. This work presents the study of software techniques to save power and improve performance of graphics capable embedded devices, based on Femtojava microprocessor. As a sub product of this work, a graphical library has been developed for the Femtojava platform. Two case studies were developed in order to analyze the library, characterizing its power consumption and performance.

Objetivando implementar um sistema embarcado baseado principalmente em software, duas abordagens ortogonais estão sendo propostas: Desenvolvimento Baseado em Plataformas, que maximiza o reuso; Desenvolvimento Baseado em Modelos, que aumenta o nível de abstração utilizando conceitos de orientação a objetos e UML para modelar uma aplicação. Porém, com o aumento do nível de abstração, engenheiros de software não possuem a idéia exata do impacto de suas decisões de modelagem em questões importantes, como desempenho, e consumo de energia e de memória para uma plataforma embarcada específica. Neste trabalho, propõe-se estimar a memória de dados e de programa, o desempenho e o consumo de energia, diretamente de especificações em UML, como intuito de realizar a exploração do espaço de projeto já nos estágios iniciais do processo de desenvolvimento. Resultados experimentais apresentam erros reduzidos, quando componentes da plataforma são reutilizados e seus custos já são conhecidos para uma plataforma alvo. Aplicações reais foram modeladas de diferentes formas e demonstram a eficiência da abordagem de estimativa para o estagio inicial de exploração do espaço de projeto, permitindo ao desenvolvedor avaliar e comparar diferentes soluções de modelagem. Os valores estimados utilizados na exploração do espaço de projeto podem alcançar taxas de erros inferiores a 5%. / In order to quickly implement an embedded system that is mainly based on software, two orthogonal approaches have been proposed: Platform-based Design, which maximizes the reuse of components; and Model Driven Development, which rises the abstraction level by using object-oriented concepts and UML for modeling an application. However, with this increasing of the abstraction level, software engineers do not have an exact idea of the impact of their modeling decisions on important issues such as performance, energy, and memory footprint for a given embedded platform. This work proposes to estimate data and program memory, performance, and energy directly from UML model specifications to explore the design space in the early steps of development process. Experimental results show a very small estimation error when platform components are reused and their costs on the target platform are already known. Real-life applications are modeled in different ways and demonstrate the effectiveness of the estimates in an early design space exploration, allowing the designer to evaluate and compare different modeling solutions. The estimated values used in the design space exploration can achieve errors as low as 5%.

A Memória Transacional (TM) surgiu nos últimos anos como uma nova solução para sincronização em sistemas multiprocessados de memória compartilhada, permitindo explorar melhor o paralelismo das aplicações ao evitar limitações inerentes ao mecanismo de locks. Neste modelo, o programador define regiões de código que devem executar de forma atômica. O sistema tenta executá-las de forma concorrente, e, em caso de conflito nos acessos à memória, toma as medidas necessárias para preservar a atomicidade e isolamento das transações, na maioria das vezes abortando e reexecutando uma das transações. Um dos modelos mais aceitos de memória transacional em hardware é o LogTM, implementado neste trabalho em um MPSoC embarcado que utiliza uma NoC para interconexão. Os experimentos fazem uma comparação desta implementação com locks, levando-se em consideração performance e energia do sistema. Além disso, este trabalho mostra que o tempo que uma transação espera para reiniciar sua execução após ter abortado (chamado de backoff delay on abort) tem impactos significativos na performance e energia. Uma análise deste impacto é feita utilizando-se de três políticas de backoff. Um mecanismo baseado em um handshake entre transações, chamado Abort handshake, é proposto como solução para o problema. Os resultados dos experimentos são dependentes da aplicação e configuração do sistema e indicam ganhos da TM na maioria dos casos em relação ao mecanismo de locks. Houve redução de até 30% no tempo de execução e de até 32% na energia de aplicações de baixa demanda de sincronização. Em um segundo momento, é feita uma análise do backoff delay on abort na performance e energia de aplicações utilizando três políticas de backoff em comparação com o mecanismo Abort handshake. Os resultados mostram que o mecanismo proposto apresenta redução de até 20% no tempo de execução e de até 53% na energia comparado à melhor política de backoff dentre as analisadas. Para aplicações com alta demanda de sincronização, a TM mostra redução no tempo de execução de até 63% e redução de energia de até 71% em comparação com o mecanismo de locks. / Transactional Memory (TM) has emerged in the last years as a new solution for synchronization on shared memory multiprocessor systems, allowing a better exploration of the parallelism of the applications by avoiding inherent limitations of the lock mechanism. In this model, the programmer defines regions of code, called transactions, to execute atomically. The system tries to execute transactions concurrently, but in case of conflict on memory accesses, it takes the appropriate measures to preserve the atomicity and isolation, usually aborting and re-executing one of the transactions. One of the most accepted hardware transactional memory model is LogTM, implemented in this work in an embedded MPSoC that uses an NoC as interconnection mechanism. The experiments compare this implementation with locks, considering performance and energy. Furthermore, this work shows that the time a transaction waits to restart after abort (called backoff delay on abort) has significant impact on performance and energy. An analysis of this impact is done using three backoff policies. A novel mechanism based on handshake of transactions, called Abort handshake, is proposed as a solution to this issue. The results of the experiments depends on application and system configuration and show TM benefits in most cases in comparison to the locks mechanism, reaching reduction on the execution time up to 30% and reduction on the energy consumption up to 32% on low contention workloads. After that, an analysis of the backoff delay on abort on the performance and energy is presented, comparing to the Abort handshake mechanism. The proposed mechanism shows reduction of up to 20% on the execution time and up to 53% on the energy, when compared to the best backoff policy. For applications with a high degree of synchronization, TM shows reduction on the execution time up to 63% and energy savings up to 71% compared to locks.

No presente trabalho, é apresentado um modelo numérico para análise tridimensional de túneis escavados em maciços rochosos reforçados por tirantes aderidos ao longo de todo o seu comprimento. O método numérico utilizado é o método dos elementos finitos. A abordagem usada na modelagem da interação maciço/tirante é o método de homogeneização de meios periódicos. Essa abordagem substitui o meio compósito constituído de rocha e tirantes por um meio homogeneizado equivalente, dispensando a tarefa de discretizar cada tirante separadamente. O comportamento do maciço é considerado elastoplástico perfeito, caracterizado pelo critério de Drucker-Prager, com regra de fluxo associada. O revestimento é considerado elástico, enquanto os tirantes são tratados como inclusões lineares em tração/compressão com lei de comportamento elastoplástica. Com esse modelo foi implementado um código, tridimensional, que simula o processo de escavação pelo método da ativação/desativação de elementos. Esse código é capaz de levar em conta diferentes situações de profundidade, geometria e estado inicial de tensões. Com a finalidade de avaliar o desempenho da abordagem de homogeneização, foi implementado um segundo código, que modela a interação maciço/tirante por meio do método incorporado. Esse método, muito usado em análises de concreto armado, tem em comum com o método de homogeneização a capacidade de lidar com diferentes configurações de reforços utilizando a mesma malha base. Ao final, os dois códigos são utilizados em modelagens de um caso real, o túnel experimental Kielder (Inglaterra), para o qual se dispõe de dados medidos in situ. A comparação destes dados com os resultados das duas modelagens mostra uma aproximação muito boa. / A numerical model for three-dimensional analysis of tunnels excavated in reinforced rock mass by fully grouted bolts is presented in this work. The numeric method utilized is the finite element method and the approach used in the modeling of the interaction mass/bolt is the homogenization of periodic media method. This approach replaces the composite medium formed by rock and bolts by a homogenized equivalent medium eliminating the task of discretizing each bolt separately. The rockmass behavior is considered elastoplastic perfect caracterized by the Drucker-Prager criterion with associated flow rule. The lining is elastic, while the bolts are treated as linear inclusions in tension / compression with elastoplastic behavior law. A three-dimensional code was implemented with this model that simulates the excavation process by means of the activation-deactivation method. This code is able to consider different situations of depth, geometry and initial state of stress. In order to evaluate the performance of the homogenization approach, a second code was implemented to model the interaction rockmass/bolts by means of the embedded method. This method, widely used in analysis of reinforced concrete, has in common with the approach of the homogenization the capacity to deal with different configurations of reinforcements with the same base mesh. Finally, the two codes are used to model a real case, the Kielder experimental tunnel (England), for which in situ measured data are available. The comparison of these data with the results of the two modeling shows a very good approximation.

Arquiteturas reconfiguráveis têm se demonstrado uma potencial solução para lidar com a crescente complexidade encontrada em sistemas embarcados. Para se alcançar ganhos em desempenho, é preciso uma grande redundância das unidades funcionais, acarretando o aumento da área ocupada pelas unidades funcionais. Uma das propostas deste trabalho será de explorar o espaço de projeto, visando à redução da área e da energia. Para isto, serão apresentadas duas técnicas de virtualização de hardware, sendo as mesmas semelhantes a um pipeline de estágios reconfiguráveis. Ambas as técnicas alcançaram mais de 94% de redução da área. Outro aspecto a ser explorado em uma arquitetura reconfigurável é o impacto em área e energia causado pela inserção da memória de contexto. Assim, este impacto será demonstrado neste trabalho e duas abordagens que modificam a memória de contexto serão propostas: a primeira abordagem baseia-se na exploração da largura ideal da porta da memória combinado com número de acessos, para que se minimize a energia consumida na busca dos bytes de configuração; a segunda abordagem possui um mecanismo de gerenciamento das configurações por meio de listas ligadas, que permite que as configurações sejam acessadas parcialmente. As duas abordagens apresentaram redução de energia de até 98%, podendo ser utilizadas em sistemas que apresentam tanto a reconfiguração parcial como a total. / Reconfigurable architectures have shown to be a potential solution to the problem of increasing complexity found in embedded systems. However, in order to achieve significant performance gains, large quantities of redundant functional units are generally necessary, with a corresponding increase in the area occupied by these units. This thesis explores the design space with the objective of reducing both area and energy consumption, and presents two hardware virtualization techniques, similar to reconfigurable pipeline stages, which achieve a reduction in area of more than 94%. The use of context memory in reconfigurable architectures has a significant impact in terms of area and energy, as is clearly demonstrated by initial experimental results. Two novel context memory architectures are presented: the first approach is being based on an exploration of the balance point between memory port width and number of accesses, in order to reduce the energy consumed during fetching of the configuration bytes; the second approach presents a configuration management mechanism using hardware linked lists, and that allows segmented access to configuration settings. Both approaches demonstrate energy reduction of up to 98% and can be adopted in both partial and atomic reconfiguration architectures.

Ao longo dos últimos anos, os sistemas embarcados vêm se tornando cada vez mais complexos tanto em termos de hardware quanto de software. Ultimamente têm-se adotado como solução o uso de MPSoCs (sistemas multiprocessados integrados em chip) para uma maior eficiência energética e computacional nestes sistemas. Com o uso de diversos elementos de processamento, redes-em-chip (NoC - networks-on-chip) aparecem como soluções de melhor desempenho do que barramentos. Nestes ambientes cujo desempenho depende da eficiência do modelo de comunicação, a hierarquia de memória se torna um elemento chave. Baseando-se neste cenário, este trabalho realiza uma investigação sobre o impacto da hierarquia de memória em MPSoCs baseados em NoC. Dentro deste escopo foi desenvolvida uma nova organização de memória fisicamente centralizada com diferentes espaços de endereçamentos denominada nDMA. Este trabalho também apresenta uma comparação entre a nova organização e outras três organizações bastante difundidas tais como memória distribuída, memória compartilhada e memória compartilhada distribuída. Estas duas ultimas adotam um modelo de coerência de cache baseado em diretório completamente desenvolvido em hardware. Os modelos de memória foram implementados na plataforma virtual SIMPLE (SIMPLE Multiprocessor Platform Environment). Resultados experimentais mostram uma forte dependência com relação à carga de comunicação gerada pelas aplicações. O modelo de memória distribuída apresenta melhores resultados conforme a carga de comunicação das aplicações é baixa. Por outro lado, o novo modelo de memória fisicamente compartilhado com diferentes espaços de endereçamento apresenta melhores resultados conforme a carga de comunicação das aplicações é alta. Também foram realizados experimentos objetivando analisar o desempenho dos modelos de memória em situações de alta latência de comunicação na rede. Resultados mostram melhores resultados do modelo de memória distribuída quando a carga de comunicação das aplicações é alta e, caso contrário, o modelo nDMA apresenta melhores resultados. Por fim, foram analisados os desempenhos dos modelos de memória durante o processo de migração de tarefas. Neste caso, os modelos de memória compartilhada e compartilhada distribuída apresentaram melhores resultados devido ao fato de que não se faz necessária o envio dos dados da aplicação nestes modelos e também devido ao menor tamanho de código se comparado com os outros modelos. / In the past few the years, embedded systems have become even more complex both on terms of hardware and software. Lately, the use of MPSoCs (Multi-Processor Systems-on-Chip) has been adopted on these systems for a better energetic and computational efficiency. Due to the use of several processing elements, Networks-on-Chip arise as better performance solutions than buses. Considering this scenario, this work performs an investigation on the impact of memory hierarchy in NoC-based MPSoCs. In this context, a new physically centralized and shared memory organization with different address spaces named nDMA was developed. This work also presents a comparison between the new memory organization and three different well-known memory hierarchy models such as distributed memory and shared and distributed shared memories that make use of a fully hardware cache coherence solution. The memory models were implemented in the SIMPLE (SIMPLE Multiprocessor Platform Environment) virtual platform. Experimental results shows a strong dependency on the application communication workload. The distributed memory model presents better results as the application communication workload is low. On the other hand, the new memory model (physically shared with different address spaces) presents better results as the application communication workload is high. There were also experiments aiming at observing the performance of the memory models in situations where the communication latency on the network is high. Results show better results of the distributed memory model when the application communication workload is high, and the nDMA model presents better results otherwise. Finally, the performance of the memory models during a task migration process were evaluated. In this case, the shared memory and distributed shared memory models presented better results due to the fact that in this case the data memory does not need to be transferred from one point to another and also due to the low size of the memory code in these cases if compared to other memory models.

A análise da formação e crescimento de fissuras em peças de concreto armado permanece como uma das principais dificuldades no campo da engenharia estrutural. Considerando que as fissuras têm uma influência muito grande no comportamento estrutural global, estudos para prever e controlar a fissuração do concreto são de essencial importância. O objetivo deste trabalho é apresentar um modelo numérico do tipo incorporado para representar as fissuras em peças de concreto armado submetidas aos esforços de flexão e corte, ou seja, um modelo que seja capaz de simular, além das fissuras perpendiculares ao eixo da peça, fissuras inclinadas. Os modelos de fissura incorporada se baseiam no conceito de descontinuidades incorporadas dentro de elementos finitos padrões. No modelo empregado neste trabalho, a fissura é representada através de uma descontinuidade no campo interno de deslocamentos do elemento. O modelo incorporado implementado é uma continuação do trabalho desenvolvido por d’Avila, que baseou-se no modelo de Dvorkin Cuitiño e Gioia que, por sua vez, não inclui a contribuição da armadura no equilíbrio interno de forças do elemento. A interação entre as barras de aço e o concreto é simulada através um modelo de transferência de tensão por aderência entre os dois materiais, conforme Russo, Zingone e Romano e FIB - Bulletin 10. Para representar o comportamento do concreto intacto, utiliza-se o modelo constitutivo de Ottosen. Já para representar as barras de aço da armadura, emprega-se o modelo incorporado desenvolvido por Elwi e Hrudey, que permite uma disposição arbitrária das barras de aço no interior dos elementos de concreto. O modelo constitutivo adotado para a armadura é do tipo elasto-plástico com endurecimento. Foi possível simular a fissuração em flexão e corte em vigas de concreto armado com boa correlação com resultados experimentais. Tais situações não poderiam ser analisadas pelo modelo básico sem as modificações propostas nesta dissertação. / The analysis of the formation and growth of cracks in reinforced concrete members remains as one of the main difficulties in the field of structural engineering. Considering that the crack has a considerable influence in the global structural behavior, studies to predict and to control concrete cracking are of essential importance. The aim of this work is to present a numerical model of the embedded type to represent the cracks in reinforced concrete members under bending and shearing efforts, i. e. , a model that is capable to simulate not only cracks that are perpendicular to the axle of the members but also inclined cracks. The embedded crack models are based on the concept of incorporated discontinuities inside of standard finite elements. In the model used in this work, the crack is represented by a discontinuity in the internal field of the element displacements. The embedded model proposed is a continuation of the work developed by d’Avila, which is based on the model of Dvorkin, Cuitiño e Gioia, that does not consider the inclusion of the reinforced contribution in the internal force equilibrium of the element. A bond stress-transfer approach is used to include this reinforcement contribution. To represent the behavior of the uncracked concrete, the Ottosen constitutive model was used. The embedded model presented by Elwi and Hrudey was employed to represent the reinforcement bars, that allows an arbitrary disposal of the bars of steel inside of the concrete elements. The constitutive model adopted for reinforcement is elasto-plastic with hardening. It was possible to simulate the cracking in bending and shearing in reinforced concrete beams with good agreement with experimental results. These cases could not be analyzed by the basi model without the present proposed modifications.

Cada vez mais equipamentos eletrônicos digitais têm sido fabricados utilizando um sistema operacional embarcado. Por razões de custo, estes sistemas operacionais são implementados sobre um hardware com os requisitos mínimos para atender as necessidades da aplicação. Este trabalho apresenta um estudo sobre a viabilidade de implementação de suporte a multitarefa sobre a arquitetura FemtoJava, um microcontrolador monotarefa dedicado a sistemas embarcados. Para tanto, o suporte de hardware necessário é adicionado à arquitetura. Também são implementados dois escalonadores de tarefas diretamente em bytecodes Java, visando à otimização de área e o compromisso com desempenho e consumo de energia. Modificações no ambiente de desenvolvimento e uma ferramenta de relocação de endereços são propostas, objetivando a utilização dos escalonadores de tarefas implementados junto ao fluxo de desenvolvimento existente. Por fim, uma análise é realizada sobre o impacto que a capacidade de multitarefa produz no sistema em termos de desempenho, consumo de área e energia. / Most digital electronic equipments are produced using an embedded operating system. Due to economic reasons, these operating systems are implemented on hardware with minimal requirements to support the application needs. This work will present a viability study to implement multitask support on the FemtoJava architecture, a monotask microcontroller dedicated to embedded applications. The support to multitask involves the addition of specific hardware mechanisms to the architecture. Two different scheduling policies are then directly implemented using Java bytecodes, aiming area optimization as well as a good performance/energy-consumption trade-off. Some modifications in the development environment and a code relocation tool were introduced, in order to enable the use of the schedulers in the existing design tool flow. Finally, an analysis is performed to evaluate the impact that the multitask support produces in the system with respect to the final performance, area and energy consumption.