La technologie de fabrication des circuits intégrés a permis de passer des composants spécifiques ASIC aux systèmes embarqués sur une seule puce (SoC). Ces systèmes sont construits par un assemblage de composants hétérogènes existants (préconçus). De plus, le flot de conception de SoC nécessite l'intégration de plusieurs outils provenant de différentes sources et ayant des domaines d'application variés, dans le but d'obtenir un flot de conception complet, ce qui n'existe pas aujourd'hui. L'intégration de composants hétérogènes est très difficile. Elle requiert une adaptation de leurs interfaces au réseau de communication embarqué. Cette adaptation nécessite la construction d'adaptateurs divers et très sophistiqués. Ces derniers sont obtenus par un assemblage de composants d'interface élémentaires.<br />L'intégration d'outils provenant de différentes sources dans un environnement de conception existant est aussi difficile. Elle nécessite une interopérabilité entre les différents outils dans le cadre d'un seul flot de conception complet. La manipulation d'outils et de composants hétérogènes dans un flot complet de conception SoC est un travail fastidieux, source d'erreurs, et coûteux en terme de temps de conception. Vu la pression du temps de mise sur le marché, un environnement ouvert à l'intégration automatique d'outils et de composants logiciels/matériels est devenue cruciale. La contribution de cette thèse concerne la construction d'un environnement de conception ouvert autour d'un format intermédiaire. Cet environnement permet l'intégration d'outils selon un modèle bien défini. Il permet aussi l'intégration automatique de composants logiciels/matériels selon un flot générique et des techniques de composition. Les concepts proposés ont été validés sur deux études de cas différentes : l'intégration de l'outil VCC de Cadence et l'intégration d'un IP de communication décrit à un haut niveau d'abstraction dans le flot de conception ROSES.

La vérification symbolique de systèmes matériels est limitée par la complexité exponentielle en taille de représentation du modèle symbolique sous-jacent. <br />Ce travail porte sur la réduction, manuelle ou non, de ce modèle. Les approches compositionnelles structurelles et comportementales ont été étudiées dans un contexte industriel. Cette étude a précédé le développement d'une nouvelle technique de réduction : la partition fonctionnelle. Cette technique s'applique aux systèmes dont le comportement est séquentiellement décomposable. La partition fonctionnelle est mise en place grâce à une étape préliminaire de simulation symbolique. Elle a été implémentée et appliquée sur un circuit industriel de taille importante, et a permis d'obtenir d'excellents résultats en matière de réduction. L'expérimentation des techniques de preuve présentées s'est appuyée sur un outil d'extraction de machines d'états finis à partir de descriptions VHDL qu'il a été nécessaire de mettre en œuvre.

Ce travail de thèse développe une nouvelle méthodologie pour la conception conjointe du logiciel et du matériel. Cette méthodologie met en pratique une approche transformationnelle de découpage capable de manipuler des systèmes distribués et des architectures multiprocesseurs. Cette approche semi-automatique de découpage réalise le lien entre une spécification au niveau système et une architecture logicielle/matérielle de manière rapide permettant une exploration rapide de l'espace des solutions. Le principal domaine d'application de ce travail est la conception des architectures distribuées, composées, de processeurs logiciels (e.g. programmes) et processeurs matériels (e.g. ASICs). Par rapport à l'approche classique de conception, utilisée dans la plus grande partie des systèmes de conception conjointe existants, cette approche supporte des architectures flexibles composées de processeurs qui communiquent en utilisant un réseau de communication complexe. La principale contribution de ce travail est l'application de l'approche transformationnelle à la conception conjointe logicielle/matérielle d'architectures multiprocesseurs.

On peut définir les microsystèmes ou les systèmes micro–électromécaniques comme des systèmes de petites dimensions (plus petites qu'un centimètre cube) et qui accomplissent des fonctions de précision. Les microsystèmes se composent de capteurs pour acquérir les informations du monde extérieur, d'une partie électronique pour le traitement de données et d'actionneurs qui réagissent avec le monde extérieur. Le coût élevé de développement d'un microsystème est dû en grande partie à la complexité du flot de conception faisant intervenir une multitude d'outils CAO spécifiques ou adaptés aux microsystèmes. <br />Le but de cette thèse est de développer une méthodologie de modélisation et de simulation de microsystèmes en se basant sur les outils CAO microélectronique existants. Cette méthodologie comprend les différents niveaux d'abstraction des microsystèmes. Pour transposer les techniques de simulation et modélisation du domaine microélectronique aux microsystèmes, il a fallu faire tout d'abord une étude comparative entre les deux flots de conception. Nous avons ensuite développé des techniques pour gérer la complexité des dessins du masque de microsystèmes. Ces techniques couvrent la génération des motifs uniformes au niveau de layout, ainsi que l'adaptation des algorithmes de vérification de règles de dessin aux formes complexes microsystèmes. Une étude sur une méthodologie de synthèse et d'optimisation pour microsystèmes est présentée où un langage hybride de description de microsystèmes est illustré et différents algorithmes d'optimisation sont discutés. Finalement un environnement de simulation globale de SoC est défini où un composant microsystème « commutateur optique » est simulé avec son environnement électronique.

Les microsystèmes sont le dernier développement de la microélectronique. Leur apparition ouvre des possibilités révolutionnaires dans plusieurs domaines d'application, dont l'exploitation de l'espace.L'utilisation des microsystèmes dans l'espace se heurte au problème de l'exposition à la radiation, notamment pour la partie électronique. Cet obstacle a été surmonté dans le passé par la mise en place de filières de fabrication résistantes ("durcies") aux effets de la radiation. Le rétrécisemment des budgets militaires a provoqué la disparition de la plupart des technologies de fabrication durcies, ce qui est en train de pousser les constructeurs vers l'emploi de technologies commerciales standard (COTS). L'objectif de cette thèse a été d'investiguer des techniques de conception pour le durcissement d'un microsystème fabriqué par une technologie COTS. Le microsystème en question est un capteur de rayonnements infrarouges basé sur des thermopiles en silicium, suspendues par une étape de micro-usinage en volume par la face avant. Les éléments pertinents des différents domaines de connaissance impliqués sont passés en revue, avec une analyse des techniques de durcissement applicables à la construction de l'électronique de lecture en technologie CMOS. Un programme de caractérisation expérimentale a été réalisé, et il a permit d'établir le niveau de sensibilité de la technologie aux rayonnements et l'efficacité des techniques de durcissement développées. Les très bons résultats obtenus ont permis de passer à la réalisation de la chaîne de lecture du capteur, qui a été fabriquée, catactérisée et qualifiée pour l'espace.

La notion de micro-systèmes est née avec la microélectronique, mais n'a jamais connu le même essor. Les raisons de cette différence de développement sont nombreuses : multiplicité des domaines à maîtriser, complexité des circuits de traitement du signal nécessaires, et surtout manque de procédés de fabrication standards. Jusqu'à nos jours, pour presque chaque circuit micro-système conçu puis réalisé, un procédé de fabrication spécifique a dû être développé en Laboratoire. En outre, en raison du manque de marché apparent pour ce type de composant, rares sont les applications qui ont pu être industrialisées, les investissements nécessaires étant trop importants. Les micro-systèmes sont donc, depuis leur naissance, restés des sujets de recherche en laboratoire, et n'ont pu connaître de phase d'industrialisation. Le but de mon travail de recherche a été l'utilisation des capacités et des compétences offertes par l'industrie de la microélectronique (technologie de fabrication, outils et méthodes de conception, de simulation et de test), pour concevoir et réaliser des circuits micro-systèmes monolithiques, grâce au procédé de gravure anisotropique du silicium cristallin, il est possible d'obtenir des éléments suspendus sur des micro-cavités à partir de puces fabriquées avec des technologies VLSI. Ces éléments peuvent être utilisés pour réaliser des fonctions micro-électroniques. Ce procédé de gravure a été étudié et caractérisé, et des règles de dessin pour la conception et la fabrication de structures suspendues ont été établies. Un environnement de conception assisté par ordinateur, basé sur le logiciel CADENCE, a de plus été développé afin de rendre ce procédé de fabrication accessible à tous les concepteurs.

Cette thèse porte sur l'étude d'architectures de communication sans horloge pour la conception de réseaux de communication asynchrones appliqués aux systèmes globalement asynchrones et localement synchrones. Elle s'intègre également dans le cadre du développement de l'outil de conception automatique de circuits asynchrones TAST (TIMA Asynchronous Synthesis Tool).<br />L'importance des besoins de communication au sein des systèmes intégrés modernes fait du réseau d'interconnexion un acteur majeur de la complexité et des performances de ces systèmes. Parmi les nombreuses méthodologies existantes adressant le problème de synchronisation au sein des systèmes sur silicium, nous montrons l'intérêt de choisir un réseau d'interconnexion sans horloge pour la communication des systèmes globalement asynchrones et localement synchrones. <br />Nous développons dans ce manuscrit une méthodologie de conception d'un réseau d'interconnexion qui utilise les propriétés d'excellente modularité des circuits sans horloge. Nous découpons la construction de nos réseaux sur silicium asynchrones en quatre modules majeurs : arbitrage, transport, routage et synchronisation. L'objectif de ce découpage simple est de permettre à terme la synthèse automatique d'arbitres et de réseaux de communication sans horloge dans l'outil de conception TAST. Les modules du réseau sont spécifiés en CHP, un langage de modélisation de haut niveau adapté à la description et à la synthèse de circuits asynchrones. A travers ces modélisations, nous mettons en relief l'importance des problèmes d'arbitrage et de synchronisation entre les blocs du système. Nous présentons un système de communication qui illustre cette méthodologie de construction de réseau par assemblage de modules et son degré d'automatisation actuel.

Lanalyse de sensibilité 3D en forgeage, thème de ce travail, consiste à calculer le gradient dun certain nombre de fonctions coût par rapport au vecteur des paramètres . Ce gradient est un outil précieux pour lutilisateur, lui offrant une indication précise pour modifier les paramètres afin dobtenir une gamme de forgeage optimale. <br />Différentes techniques danalyse de sensibilité peuvent être utilisées. Nous avons retenu la méthode de létat adjoint, particulièrement bien adaptée aux exigences des industriels (nombre élevé de paramètres) et au code de simulation numérique FORGE3®. Limplémentation de la méthode de létat adjoint dans le logiciel FORGE 3® a requis une attention particulière sur trois points :<br />- le stockage des données nécessaire au calcul de ladjoint<br />- le traitement du contact unilatéral et de sa différentiation<br />- la prise en compte du remaillage et du transport des variables<br />Ces trois points étant acquis, des validations sur des cas « académiques » ont été effectuées afin de tester la précision des dérivées « adjointes ». De plus, les temps de calcul et lespace mémoire requis par la méthode de létat adjoint sont largement raisonnables.<br />Enfin, un cas dengrenage proposé par la société ASCOFORGE est traité, les premiers résultats doptimisation obtenus sont encourageants. Ceci ouvre la voie à lapplication de la méthode de létat adjoint à des problèmes industriels de forgeage 3D.

Ce travail propose des schémas de codage et de décodage à complexité réduite, afin d'approcher la capacité des canaux à entrée binaire et sortie symétrique, ainsi que des canaux d'accès multiple à répartition par codes. Dans la première partie de cette thèse, nous nous attelons à étudier l'ensemble aléatoire de codes irréguliers dits ``répétition-accumulation'', de longueur infinie, transmis sur un canal à entrée binaire et sortie symétrique, et décodés par l'algorithme somme-produit. En utilisant la technique de l'évolution de densités, on écrit un système récursif qui décrit l'évolution des densités des messages qui sont propagés sur le graphe de Tanner qui représente l'ensemble de codes. Ensuite, on formule un cadre général dans lequel l'évolution des densités est approximée par un système dynamique dont les variables appartiennent à l'ensemble des nombres réels. A partir de ce cadre, on propose quatre méthodes de complexité réduite pour optimiser des codes répétition-accumulation. Ces méthodes sont basées sur l'approximation Gaussienne, l'approximation réciproque (duale), et la fonction de transfert de l'information mutuelle extrinsèque. Ces méthodes permettent de construire des codes de différents rendements, et dont les taux d'erreur tendent vers zéro, pour peu que la condition de stabilité locale soit satisfaite. Les seuils de décodage, évalués par la technique d'évolution de densités exacte, sont très proches de la limite de Shannon du canal Gaussien à entrée binaire et du canal binaire symétrique. Pour le canal Gaussien à entrée binaire, nous nous intéressons à la performance de ces codes dans le cas de la longueur finie, avec un graphe de Tanner conditionné pour maximiser les tailles des cycles les plus courts ou de certains cycles dits ``bloquants''. La performance de ces codes est comparée à celle de l'ensemble aléatoire décodé au maximum de vraisemblance, ainsi qu'à celle des meilleurs codes de Gallager de même rendement et niveau de conditionnement. La deuxième partie de cette thèse développe un schéma de codage/décodage à complexité réduite afin d'approcher la capacité d'un canal aléatoire d'accès multiple à répartition par codes en présence d'un bruit Gaussien, dans la limite d'un système de taille infinie. Notre approche est basée sur l'utilisation d'une modulation à déplacement de phase quadrivalente, des codes binaires correcteurs d'erreurs atteignant la capacité du canal, des filtres à erreur quadratique moyenne minimale et du décodeur successif. On optimise le profil des puissances (respectivement des rendements) en supposant que les utilisateurs du système à accès multiple ont tous le même rendement (respectivement la même puissance). Dans le cas où tous les utilisateurs ont le même rendement, l'efficacité spectrale du système optimisé est très proche de l'efficacité spectrale optimale. Au travers de simulations numériques, il est montré que la méthode d'optimisation permet de passer du système à taille infinie à un système pratique de taille finie, dont le décodage successif ne propage pas d'erreur de décodage.

Ce mémoire résume sept ans d'activités de recherche, depuis l'obtention de mon titre de docteur de l'Ecole Nationale des Ponts et Chaussées en 2004. Ces travaux se sont déroulés d'abord à l'ENPC et à l'Université de Padoue (Italie), ensuite au Commissariat pour l'Energie Atomique et, plus récemment, au Laboratoire Central des Ponts et Chaussées (aujourd'hui Institut Français des Sciences et Technologies des Transports de l'Aménagement et des Réseaux). Les travaux présentés dans ce mémoire couvrent plusieurs sujets relatifs aux phénomènes de transferts: on passe de la modélisation thermo-hydraulique (intégrée par les aspects mécaniques) des milieux poreux via une approche continue, à l'étude des foules humaines, où chaque individu est pris en examen via une approche discrète. Une attention particulière a été portée aux aspects numériques et chaque sujet est détaillé avec des considérations relatives à l'implémentation et aux algorithmes associés. Dans la démarche présentée, l'expérience en laboratoire joue aussi un rôle important et la symbiose qui existe entre expérience, théorie et numérique est mise en évidence.