Cette thèse présente plusieurs travaux visant à l'amélioration de la synthèse architecturale réalisée à l'aide de l'outil de synthèse de haut niveau AMICAL. Un point clé de ce travail est la notion d'interactivité. Le processus de synthèse se décompose en un ensemble de raffinements successifs. L'utilisateur a la possibilité d'intervenir au cours de ces différentes étapes et d'agir manuellement, ou au contraire de laisser se dérouler seules l'ensemble des étapes tout en gardant une vision claire des actions effectuées. Ce dernier a de plus le choix entre plusieurs styles architecturaux qu'il pourra implémenter à son gré, ce qui autorise une grande flexibilité. Les points principaux abordés au cours de cette thèse sont les suivants: Les étapes et modèles successifs de raffinement au cours du processus de synthèse: chaque sous-tâche engendre un modèle architectural intermédiaire à partir duquel la sous-tâche suivante pourra agir. La notion d'interactivité: celle-ci inclue la mise au point d'un modèle de performance permettant d'estimer la qualité du circuit synthètisé, et permet au concepteur d'être le véritable acteur de la synthèse tout en l'assistant lors de la prise de décisions. La génération de plusieurs types d'architectures et les problèmes algorithmiques qui y sont liés.

Considérant les systèmes microélectroniques actuels, circuits comprenant des millions de transistors, cartes électroniques multi – couches et les MCMs (Modules Multi-puces), les activités de test et de diagnostic, que ce soit pour la validation de prototypes ou la maintenance, prennent de plus en plus d'importance et sont de plus en plus difficiles à réaliser.<br />Certes, l'adoption du standard IEEE 1149.1, plus connu sous le label Boundary Scan (BS) a permis de résoudre une grande partie des problèmes posés par les difficultés d'accès aux nœuds à tester, en remplaçant l'accès mécanique par un accès électronique. Mais actuellement le maché est loin d'être exclusivement fourni en composants munis de ce standard . par conséquent, on assise à l'apparition de systèmes hétérogènes du point de vue de la testabilité, composés de parties BS et d ‘autres non BS, pour lesquels il faut développer des méthodes de test et de diagnostic rencontrés dans ce type de systèmes.<br />Nous proposons dans le cadre de ce travail une méthodologie globale ainsi que son implémentation permettant de rapprocher cet objectif. Elle permet la génération et l'ordonnancement de séquences de test optimales permettant la détection de fautes à la fois dans les conglomérats de circuits BS et non BS, ainsi que sur leurs inter-connexions. Les modèles de collage logique, coupure et court-circuit sont pris en compte.<br />Au niveau du diagnostic, une première estimation des candidats à la faute est effectuée à l'aide d'une approche semi-qualitative. Le diagnostic est ensuite raffiné à l'aide d'une stratégie de recherche des meilleurs nœuds à tester, basée sur l'utilisation de la logique floue.<br />Cette méthodologie, qui s'applique aussi bien aux cartes qu'aux MCMs a été implémentée sous forme d'un outil interfacé avec des ATPGs commerciaux. Les résultats expérimentaux obtenus confirment la validité de l'approche.

Pour pouvoir intégrer sur une seule puce des systèmes toujours plus complexe comportant à la fois des fonctions numériques et analogiques, l'utilisation d'une méthodologie de conception hiérarchique est indispensable. Basée sur la modélisation comportementale de chaque élément du circuit, avant tout choix d'architecture, une telle approche permet en effet de réduire les temps de simulation, de conception et d'améliorer la fiabilité. Appliqué avec succès dans le domaine digital, ce paradigme doit maintenant être étendu à l'analogique. Cela est aujourd'hui possible grâce à l'offre récente de puissants langages de modélisation comportementale analogique et mixte. Cette thèse a permis d'introduire l'utilisation de ces langages au sein de la communauté des concepteurs, par le développement d'un environnement CAO d'aide à la conception de modèles analogiques et mixtes. Il est basé sur une bibliothèque fonctionnelle adaptée à la modélisation de circuits élémentaires (amplificateurs opérationnels) mais aussi de systèmes très complexes, tels qu'un système de sécurité air-bag. Plusieurs techniques de description ont été abordées :macro-modélisation SPICE et modélisation comportementale à l'aide de plusieurs langages dont les propriétés ont été comparées (FAS, CFAS, HDL-A et MAST). Cet environnement comporte aussi un outil de caractérisation analogique qui permet de générer rapidement les paramètres des modèles en fonction de mesures des performances du circuit associé, par des simulations électriques. En outre, pour faciliter les échanges de modèles et transférer des bibliothèques vers des langages différents, des traducteurs automatiques ont dû être élaborés, tels que FAS vers CFAS, FAS vers MAST et FAS vers HDL-A..

La pression pour la qualité et la mise sur le marché de systèmes embarqués monopuces fait que la validation de tels systèmes devient le point clé du processus de conception. La validation répond pour plus de la moitié du temps de conception. Mais à chaque jour la validation devient plus difficile car les systèmes sont de plus en plus hétérogènes. Cette hétérogénéité touche plusieurs aspects du système, comme les niveaux d'abstraction, les APIs et protocoles de communication, les langages de spécification, entre autres. Les points clés pour réduire le temps de validation sont : (1) maîtriser l'intégration des composants hétérogènes à travers de l'adaptation de la communication, (2) et générer automatiquement le modèle de simulation du système.<br />Ainsi, les contributions apportées par ce travail pour accélérer le temps de validation sont: (1) la proposition d'un modèle d'adaptateur de communication basé sur les services pour la cosimulation des systèmes hétérogènes embarqués ; (2) la proposition et l'implémentation d'un flot de génération automatique de modèles de simulation pour les systèmes hétérogènes embarqués. <br />Les approches proposées ont été validées sur deux systèmes hétérogènes embarqués : un modem VDSL et un encodeur MPEG-4.

Ce mémoire présente une technique de BIST dont l'interface est totalement numérique, pour le test fréquentiel de circuits analogiques et mixtes. L'objectif de cette approche est de faciliter les techniques de test à bas coût des Systèmes sur Puce, rendant le test des blocs mixtes compatibles avec l'utilisation de testeurs numériques. La génération de signal de test analogique est réalisée sur la puce elle-même par un filtrage passe-bas d'un train binaire encodé par un modulateur Sigma-Delta. L'analyse harmonique de la réponse analogique est également réalisée sur la puce en utilisant une modulation par un signal carré et une modulation par un modulateur Sigma-Delta. La génération de signal analogique et l'analyse de la réponse de test étant programmables numériquement sur la puce, la compatibilité avec un testeur numérique à faible coût est assurée. L'optimisation des signatures de test est discutée en détail pour trouver un compromis entre temps et qualité du test.

Ces dernières années, les circuits asynchrones sont apparus comme une solution naturelle aux problèmes de conception des circuits synchrones lies aux technologies submicroniques. En s'affranchissant d'une horloge globale et en utilisant un mécanisme de synchronisation locale, les circuits asynchrones se montrent plus fiables, robustes et modulaires que leurs équivalents synchrones. En plus, l'absence de horloge globale permet d'adresser des contraintes de faible consommation, faible bruit et sécurité. Cependant, l'intérêt croissant dans les circuits asynchrones se heurte au manque actuel de méthodes et outils d'aide à la conception de tels circuits.<br />Dans ce cadre, ce travail de thèse porte sur l'étude de la conception de chemins de données asynchrones QDI (de l'anglais, « quasi-delay insensitive »). Initialement, cette thèse propose et évalue une méthode de comparaison de différentes implémentations des circuits asynchrones. Par la suite, les deux principaux opérateurs arithmétiques sont étudiés : les additionneurs et les multiplieurs. Dans cette étude, plusieurs architectures ont été évaluées et l'impact de différents codages de données ont été examinés. La méthode de comparaison et la génération d'opérateurs arithmétiques ont été automatisées de façon à permettre aux concepteurs de circuits de choisir l'implémentation plus adéquate aux contraintes de conception.<br />L'expertise obtenue par l'étude d'opérateurs arithmétiques a aussi permis de généraliser certaines recommandations à la conception de toutes chemins de données asynchrones. Ces recommandations sont à l'origine d'une méthodologie de conception de chemins de données asynchrones. Les résultats de ce travail enrichissent l'outil de conception qu'aide à combler l'espace entre les concepteurs et les circuits asynchrones.

L'intitulé de notre thèse est Systèmes Complexes, outils de CAO et Nanotechnologies. Il concerne l'étude des techniques permettant de configurer un support contenant un nombre très élevé des éléments très simples et interconnectés dans un réseau très complexe, de façon à émuler des systèmes complexes naturels ou artificiels. Dans ce contexte nous proposons une plateforme d'outils CAO qui aide à l'implémentation et à la simulation de ces types de systèmes. Dans un premier temps, nous élaborons un premier outil de cette plateforme permettant d'expérimenter par simulation classique les lois qui gouvernent l'évolution du système cible. Cette simulation permet de valider ou de modifier ces lois avant implémentation dans le nanoréseau. Ensuite, nous utilisons cet outil pour expérimenter divers systèmes complexes tels que des écosystèmes artificiels et des systèmes des particules dans lesquels une géométrie de l'espace-temps relativiste émerge comme une conséquence du type des lois d'interaction des particules.

During the past few years, the demand for optical telecommunications has boomed (Scientifc American, January 2001). In order to satisfy this demand, new optical switches are required to replace the electrical switches used up until now.<br />In this work, 1 x N optical switches are studied. Theoretical investigations are conducted to describe the physical properties of the switches and to determine their limitations. The merit function of optical switches is their power coupling efficiency. The limitations are mainly aberrations and misalignments of the optical components. We experimentally demonstrate these limitations and realize improvements to the optical switch. Two approaches have been chosen. The first is to use an adaptive mirror for the correction of the aberrations. The second is to integrate microlenses into the optical switch in order to reduce the aberrations and to relax the alignment tolerances. Both approaches have been realized and have brought significant improvements in power coupling efficiency. With the experiment, we demonstrate an optical switch allowing up to 3019 receiver fibers to be addressed. The measured coupling efficiency (including losses due to the<br />optical elements) is between 6 dB and 3 dB for the adaptive system and between 3 dB and 2 dB for the system using microlenses.

L?alumine est un matériau très utilisé pour ses propriétés d?isolant électrique et sa grande stabilité chimique. Son<br />utilisation comme revêtement isolant est envisagé pour l?amélioration des sondes géologiques. La souplesse du<br />procédé de projection plasma a permis l?obtention de dépôts présentant une large gamme de porosités aux proportions et morphologies variées. Le dépôt se construit par empilement de gouttelettes en fusion. Celles-ci, en s?étalant et se solidifiant pour former des lamelles, génèrent un réseau de porosité interconnectée, anisotrope et tridimensionnel. Ce dernier est difficile à observer et caractériser. Il comprend les pores globulaires, les fissures inter-lamellaires et les fissures intra-lamellaires. Leur caractérisation microstructurale a été réalisée par analyse d?images de coupes de dépôts. Six d?entre eux, ont été sélectionnés pour mesurer leurs propriétés électriques. Ces microstructures très particulières, riches en défauts, entraînent une dégradation plus ou moins importante des propriétés électriques par rapport à l?alumine massive. Ces mesures ont montré que la porosité, principalement via les fissures intralamellaires, constituait des canaux « perforants » reliant le substrat à la surface du dépôt. Des mesures par spectroscopie d?impédance ont révélé que pour tous les dépôts, lors d?une immersion, le liquide arrivait à<br />atteindre le substrat et à amorcer une réaction de corrosion au fond des pores. Enfin, la méthode appelée<br />« Scanning Electron Microscopy Mirror Effect », consistant à irradier un matériau avec un canon à électrons, a<br />démontré que suivant leur orientation, les fissures constituaient soit des chemins privilégiés, soit des obstacles pour les porteurs de charges au sein du matériau.<br />Cette porosité « perforante » étant due à son haut degré d?interconnexion, une simulation tridimensionnelle de la<br />microstructure et de la porosité a été développée. Elle se fait par empilements successifs de lamelles incorporant<br />de manière aléatoire les pores et les fissures. Pour cela, des lamelles étalées sur des substrats d?alumine polis et<br />préchauffés ont été observées et caractérisées. L?acquisition de leurs volumes par microscopie confocale a<br />permis de les modéliser. Les probabilités de présence des défauts ont été déterminées à partir d?observations de<br />coupes de dépôts. Cette démarche a aboutie à la création d?images 3D du dépôt réel. A partir de ces images,<br />après un maillage approprié, des calculs par éléments finis, ont permis de révéler une anisotropie des propriétés<br />électriques en relation directe avec celle de la microstructure. Cette simulation couplée au calcul par éléments finis semble très prometteuse pour la compréhension des relations microstructure/propriétés des dépôts réalisés par projection plasma.

L'interprétation mécanique des essais d'indentation et de rayure est très complexe. La compréhension est encore plus délicate lorsque les essais sont réalisés d'une part sur des polymères, matériaux dont le comportement est complexe, et d'autre part, à l'échelle du micromètre pour caractériser des couches minces (vernis). La simulation numérique des essais permet de mieux les analyser et d'avoir accès à des informations impossibles par d'autres moyens d'essais (traction, compression,....). Notre étude porte sur des polymères thermoplastiques et thermodurcissables renforcés (vernis) ou non par des nanoparticules. La composante élastique est modifiée par le modèle d'Young, la viscosité par une loi de G'Sell Jonas, avec un écrouissage exponentiel. Les paramètres de cette loi sont déterminés par une méthode d'analyse inverse basée sur les courbes force pénétration obtenues par les essais de nano-indentation avec deux indenteurs et des simulations avec Forge 2®. Les thermodurcissables se différencient des thermoplastiques par des coefficients d'écrouissage élevés. Les simulations avec Forge3® de la rayure sur ces polymères avec deux indenteurs montrent des comportements semblables aux comportements expérimentaux : labourage avec une composante de déformation élastique importante pour les thermodurcissables, conduisant à la formation de dépression au contact de l'indenteur. Nous avons mis en évidence qu'un matériau avec un fort écrouissage a une dureté très élevée et des endommagements très faibles, ce qui est vérifié expérimentalement et explique les performances de résistance à la rayure des vernis.