We report on a two-layer based ferroelectric tunnel junction with hafnium zirconium oxide (HZO) as the ferroelectric layer and aluminum oxide as the tunneling layer. The experimental results focus on optimizing the thicknesses of the layer stack. The device operation relies on the polarization reversal of the HZO layer, while electron tunneling occurs through the dielectric layer. The ferroelectric response of the HZO shows high remanent polarization values and good endurance with only weak wake-up and fatigue behavior. Adding the additional dielectric tunneling layer, the device becomes operational as a ferroelectric tunnel junction in the nanoampere current range. It shows good on/off ratios and promising retention behavior, paving the way for future applications as a polarization-based resistive memory device.

In den kommenden Jahren ist eine deutliche Erhöhung des digitalen Speicherbedarfs zu erwarten, was neue Anforderungen an künftige Speichertechnologien und –architekturen bringt. Hafniumoxid ist aktuell das Standard-Gatedielektrikum für Transistoren in der Halbleitertechnologie und wird in resistiven und ferroelektrischen Speichern eingesetzt, die für kommende Speichergenerationen geeignet sind. In dieser Arbeit wird die Kombination aus resistiven und ferroelektrischen Speichermechanismen untersucht. Zunächst konnte gezeigt werden, dass sich beide Schaltvorgänge in einer Zelle realisieren lassen. Dazu wurde eine polykristalline, ferroelektrische Hafniumoxidschicht in eine Kondensatorstruktur mit unterschiedlichen Elektroden gebracht. Der reversible resistive und ferroelektrische Schaltvorgang beruht auf einer Zurücksetz-Operation in einen sehr hochohmigen Zustand, wodurch die Oxidschicht für weiteres ferroelektrisches Schalten genutzt werden konnte. Zusätzlich wurde der Einfluss von Sauerstofffehlstellen auf die resistiven Formier- und Schreibspannungen nachgewiesen. Im zweiten Teil dieser Arbeit wurden ferroelektrische Tunnelkontakte (engl. FTJ) hergestellt und systematisch auf ihre Schalt- und Speichereigenschaften untersucht. Diese beruhen auf der Informationsspeicherung in der ferroelektrischen Hafniumzirkoniumoxid-Schicht (HZO) und auf einem resistiven Auslesemechanismus, bei dem der Tunnelstrom für den jeweiligen Polarisationszustand gemessen wird. Dieser Lesevorgang ist nichtdestruktiv. Für den quantenmechanischen Tunnelvorgang sind dünne Oxidschicht notwendig, um einen ausreichend hohen Tunnelstrom zu erreichen. HZO-basierte Schichten verlieren ihre ferroelektrischen Eigenschaften unter einer kritischen Schichtdicke, die für einen klassischen Metall-Ferroelektrikum-Metall-Tunnelkontakt zu hoch ist. Dazu wurde in dieser Arbeit der Ansatz gewählt, zusätzlich eine dielektrische Aluminiumoxid-Tunnelbarriere in die Struktur einzubringen. Dadurch können die ferroelektrische und dielektrische Schicht unabhängig voneinander optimiert werden (2-lagiger ferroelektrischer Tunnelkontakt). Es konnte gezeigt werden, dass nur in einem bestimmten Dielektrikums-Schichtdickenbereich zwischen etwa 2-2,5nm das gewünschte Tunnelverhalten der Struktur hervortritt. Beim Setzen der jeweiligen Polarisationszustände tritt in der Schaltkinetik der bekannte Zeit-Amplituden-Kompromiss auf. Dieser wurde mithilfe des nukleationslimierten Schaltmodells untersucht. Über eine geeignete Wahl von Pulsdauer und –amplitude können durch Teilpolarisation Zwischenzustände gespeichert werden. Die Zyklenfestigkeit zeigt ein stärkeres Aufwachverhalten als die reine HZO-Schicht. Es konnte gezeigt werden, dass der Auslesetunnelstroms direkt mit dem Anstieg der remanenten Polarisation korreliert und somit das Speicherfenster mit einem An/Aus-Verhältnis von 10 erst nach etwa 10^2 Schaltzyklen vollständig geöffnet ist. Die Datenhaltung zeigte nur ein marginales Speicherfenster bei Extrapolation auf 10 Jahre. Die Datenhaltung konnte durch Abscheidung von Titannitrid- und Platin-Metallelektroden mit unterschiedlichen Austrittsarbeiten stabilisiert werden. Damit ließ sich das Speicherfenster deutlich erhöhen. Die Möglichkeit, Zwischenzustände speichern und graduell einzustellen zu können, erlaubt die Nutzung der zweilagigen FTJs als künstliche Synapsen. Dazu wurde über verschiedene Pulsfolgen der veränderliche Tunnelwiderstand als synaptisches Gewicht interpretiert. Damit konnte Potenzierung- und Depressionsverhalten der künstlichen Synapse emuliert werden.:Danksagung I Kurzzusammenfassung II Abstract III Symbolverzeichnis VI Abkürzungsverzeichnis IX 1 Einführung und Motivation 1 2 Grundlagen 4 2.1 Dielektrizität und Ferroelektrizität 4 2.2 Ferroelektrizität in HfO2 9 2.3 Arten ferroelektrischer Speicher 13 2.3.1 Ferroelektrischer Kondensator 13 2.3.2 Ferroelektrischer Feldeffekttransistor 15 2.3.3 Ferroelektrischer Tunnelkontakt 16 2.4 Überblick über resistive Speicher 24 3 Experimentelle Methoden 28 3.1 Physikalische Charakterisierung 28 3.1.1 Röntgendiffraktometrie unter streifendem Einfall 28 3.1.2 Röntgenreflektometrie 28 3.1.3 Transmissionselektronenmikroskopie 29 3.2 Elektrische Untersuchungsmethoden 29 3.2.1 Elektrische Messung resistiver Schaltkurven 29 3.2.2 Dynamische Hysteresekurven und Messung der Zyklenfestigkeit 29 3.2.3 Elektrische Messung der ferroelektrischen Tunnelkontakte 30 3.3 Abscheideverfahren zur Herstellung der Kondensatorstrukturen 31 3.3.1 Reaktives Magnetronsputtern 32 3.3.2 Elektronenstrahlverdampfung und Thermisches Verdampfen 32 3.3.3 Atomlagenabscheidung 33 4 Resistives und ferroelektrisches Schalten in einer Zelle 34 4.1 Resistives Schalten in amorphem und kristallinem HfO2 34 4.2 Kombination von resistivem und ferroelektrischem Schalten in einer Struktur 38 5 Ferroelektrische Tunnelkontakte 46 5.1 Charakterisierung der ferroelektrischen Hafniumzirkoniumoxid-Schicht 46 5.2 Übersicht und Aufbau der untersuchten Proben 50 5.3 (Ferro-)Elektrische Eigenschaften und Schichtdickenoptimierung der FE/DE-FTJs 53 5.3.1 Einfluss der Al2O3-Schichtdicke 60 5.3.2 Skalierbarkeit 64 5.4 Schaltkinetik 67 5.5 Zyklenfestigkeit 78 5.6 Datenhaltung 87 5.6.1 Einfluss von Depolarisationsfeldern in zweilagigen FTJs 87 5.6.2 Optimierung durch Elektroden mit unterschiedlichen Austrittsarbeiten 93 5.7 Anwendung von FTJs als künstliche Synapse in gepulsten neuronalen Netzen 97 5.8 Vergleich, Ausblick und weiterführende Verbesserung des Bauelements 105 6 Zusammenfassung und Ausblick 109 Literaturverzeichnis XI Curriculum Vitae XXXVIII Publikationsliste XL Selbstständigkeitserklärung XLIII

We report on the retention properties of double-layer hafnium zirconium oxide (Hf₀.₅Zr₀.₅O₂; HZO) based ferroelectric tunnel junctions (FTJ). Utilizing HZO as the ferroelectric layer and aluminum oxide (Al₂ O₃) as the tunneling barrier a scalable FTJ memory operation with good endurance and an on/off ratio of about 10 was achieved. Due to inherent depolarization fields from the double layer structure, the device suffers from strong retention loss over time. An extrapolation to 10 years at room temperature shows vanishing differences between the on and off state currents. We propose a way to avert this retention loss by using a constant bias that can be built-in by a work function difference from the metal electrode. This leads to more stable on-current retention and only small off-current increase, giving rise to an improved retention behavior of the FTJ.

Les mémoires non-volatiles (MNV) sont l'objet d'un effort de recherche croissant du fait de leur capacité à limiter la consommation statique, qui obère habituellement la réduction des dimensions dans la technologie CMOS. Dans ce contexte, cette thèse aborde plus spécifiquement deux technologies de mémoires non volatiles : d'une part les jonctions tunnel ferroélectriques (JTF), dispositif non volatil émergent, et d'autre part les dispositifs à transfert de spin (TS) assisté par effet Hall de spin (EHS), approche alternative proposée récemment pour écrire les jonctions tunnel magnétiques (JTM). Mon objectif est de développer des modèles compacts pour ces deux technologies et d'explorer, par simulation, leur intégration dans les circuits non-volatiles.J'ai d'abord étudié les modèles physiques qui décrivent les comportements électriques des JTF : la résistance tunnel, la dynamique de la commutation ferroélectrique et leur comportement memristif. La précision de ces modèles physiques est validée par leur bonne adéquation avec les résultats expérimentaux. Afin de proposer un modèle compatible avec les simulateurs électriques standards, nous j'ai développé les modèles physiques mentionnés ci-dessus en langue Verilog-A, puis je les ai intégrés ensemble. Le modèle électrique que j'ai conçu peut être exploité sur la plate-forme Cadence (un outil standard pour la simulation de circuit). Il reproduit fidèlement les comportements de JTF. Ensuite, en utilisant ce modèle de JTF et le design-kit CMOS de STMicroelectronics, j'ai conçu et simulé trois types de circuits: i) une mémoire vive (RAM) basée sur les JTF, ii) deux systèmes neuromorphiques basés sur les JTF, l'un qui émule la règle d'apprentissage de la plasticité synaptique basée sur le décalage temporel des impulsions neuronale (STDP), l'autre mettant en œuvre l'apprentissage supervisé de fonctions logiques, iii) un bloc logique booléen basé sur les JTF, y compris la démonstration des fonctions logiques NAND et NOR. L'influence des paramètres de la JTF sur les performances de ces circuits a été analysée par simulation. Finalement, nous avons modélisé la dynamique de renversement de l'aimantation dans les dispositifs à anisotropie perpendiculaire à transfert de spin assisté par effet Hall de spin dans un JTM à trois terminaux. Dans ce schéma, deux courants d'écriture sont appliqués pour générer l'EHS et le TS. La simulation numérique basée sur l'équation de Landau-Lifshitz-Gilbert (LLG) démontre que le délai d'incubation de TS peut être éliminé par un fort EHS, conduisant à la commutation ultra-rapide de l'aimantation, sans pour autant requérir une augmentation excessive du TS. Nous avons appliqué cette nouvelle méthode d'écriture à la conception d'une bascule magnétique et d'un additionneur 1 bit magnétique. Les performances des circuits magnétiques assistés par l'EHS ont été comparés à ceux écrits par transfert de spin, par simulation et par une analyse fondée sur le modèle théorique. / Non-volatile memory (NVM) devices have been attracting intensive research interest since they promise to solve the increasing static power issue caused by CMOS technology scaling. This thesis focuses on two fields related to NVM: the one is the ferroelectric tunnel junction (FTJ), which is a recent emerging NVM device. The other is the spin-Hall-assisted spin-transfer torque (STT), which is a recent proposed write approach for the magnetic tunnel junction (MTJ). Our objective is to develop the compact models for these two technologies and to explore their application in the non-volatile circuits through simulation.First, we investigated physical models describing the electrical behaviors of the FTJ such as tunneling resistance, dynamic ferroelectric switching and memristive response. The accuracy of these physical models is validated by a good agreement with experimental results. In order to develop an electrical model available for the circuit simulation, we programmed the aforementioned physical models with Verilog-A language and integrated them together. The developed electrical model can run on Cadence platform (a standard circuit simulation tool) and faithfully reproduce the behaviors of the FTJ.Then, using the developed FTJ model and STMicroelectronics CMOS design kit, we designed and simulated three types of circuits: i) FTJ-based random access memory (FTRAM), ii) two FTJ-based neuromorphic systems, one of which emulates spike-timing dependent plasticity (STDP) learning rule, the other implements supervised learning of logic functions, iii) FTJ-based Boolean logic block, by which NAND and NOR logic are demonstrated. The influences of the FTJ parameters on the performance of these circuits were analyzed based on simulation results.Finally, we focused on the reversal of the perpendicular magnetization driven by spin-Hall-assisted STT in a three-terminal MTJ. In this scheme, two write currents are applied to generate spin-Hall effect (SHE) and STT. Numerical simulation based on Landau-Lifshitz-Gilbert (LLG) equation demonstrates that the incubation delay of the STT can be eliminated by the strong SHE, resulting in ultrafast magnetization switching without the need to strengthen the STT. We applied this novel write approach to the design of the magnetic flip-flop and full-adder. Performance comparison between the spin-Hall-assisted and the conventional STT magnetic circuits were discussed based on simulation results and theoretical models.

A 2T2C ferroelectric memory cell consisting of a select transistor, a read transistor and two ferroelectric capacitors that can be operated either in FeRAM mode or in memristive ferroelectric tunnel junction mode is proposed. The two memory devices can be programmed individually. By performing a combined readout operation, the two stored bits of the memory cells can be combined to perform in-memory logic operation. Moreover, additional input logic signals that are applied as external readout voltage pulses can be used to perform logic operation together with the stored logic states of the ferroelectric capacitors. Electrical characterization results of the logic-in-memory (LiM) functionality is presented.

A 2TnC ferroelectric memory gain cell consisting of two transistors and two or more ferroelectric capacitors (FeCAP) is proposed. While a pre-charge transistor allows to access the single cell in an array, the read transistor amplifies the small read signals from small-scaled FeCAPs that can be operated either in FeRAM mode by sensing the polarization reversal current, or in ferroelectric tunnel junction (FTJ) mode by sensing the polarization dependent leakage current. The simultaneous read or write operation of multiple FeCAPs is used to realize compute-in-memory (CiM) algorithms that enable processing of data being represented by both, non-volatilely internally stored data and externally applied data. The internal gain of the cell mitigates the need for 3D integration of the FeCAPs, thus making the concept very attractive especially for embedded memories. Here we discuss design constraints of the 2TnC cell and present the proof-of-concept for realizing versatile (CiM) approaches by means of electrical characterization results.

In this review the different concepts of nanoscale resistive switching memory devices are described and classified according to their I–V behaviour and the underlying physical switching mechanisms. By means of the most important representative devices, the current state of electrical performance characteristics is illuminated in-depth. Moreover, the ability of resistive switching devices to be integrated into state-of-the-art CMOS circuits under the additional consideration with a suitable selector device for memory array operation is assessed. From this analysis, and by factoring in the maturity of the different concepts, a ranking methodology for application of the nanoscale resistive switching memory devices in the memory landscape is derived. Finally, the suitability of the different device concepts for beyond pure memory applications, such as brain inspired and neuromorphic computational or logic in memory applications that strive to overcome the vanNeumann bottleneck, is discussed.