• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 6
  • Tagged with
  • 6
  • 6
  • 4
  • 4
  • 4
  • 4
  • 4
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 3
  • 2
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable

Valega Pacora, Mario Alejandro 18 February 2014 (has links)
Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas. / Tesis
2

Diseño de la arquitectura de un extractor de endmembers de imágenes hiperespectrales sobre un FPGA en tiempo real

Luis Peña, Christian Jair 27 November 2018 (has links)
El presente trabajo consiste en el dise˜no hardware de un extractor de endmembers para im´agenes hiperespectrales en tiempo real empleando el algoritmo N-FINDR. Para comprobar la efeciencia de la arquictectura se utiliz´o la imagen hiperespectral Cuprite la cual tiene un tama˜no de 350 350 y fue capturada por el sensor aerotransportado AVIRIS, el cual escanea una columna de 512 p´ıxeles en 8.3ms. Por ende, el procesamiento de la referida imagen se realizar´a en menos de 1.98 segundos para alcanzar el tiempo real. En primer lugar, el algoritmo fue analizado por medio del entorno de programaci´on MATLAB® con el fin de identificar los procesos m´as costosos computacionalmente para optimizarlos. Adem´as, se realiz´o el estudio de una nueva forma de eliminaci´on de pixeles en el an´alisis por medio de un pre-procesamiento con la intenci´on de reducir el tiempo de ejecuci´on del algoritmo. Posteriormente, se analiz´o el proceso m´as costoso computacionalmente y se propuso un dise˜no algor´ıtmico para mejorar la velocidad del proceso. En segundo lugar, se realiz´o la s´ıntesis comportamental de la aplicaci´on software con la finalidad de obtener una arquitectura hardware del sistema. La arquitectura fue descrita utilizando el lenguaje de descripci´on de hardware Verilog. Finalmente, el dise˜no se verific´o y valid´o mediante la herramienta ISim de Xilinx, a trav´es del uso de testbenches, realizando la sintesis de la arquitectura dise˜nada sobre un FPGA Virtex 4 utilizado el software ISE de la empresa Xilinx obteniendo una frecuencia de operaci´on estimada de 69.4Mhz, que representa un 64% de mejora, respecto de la referencia [1], llegando a procesar una imagen hiperespectral en 17.98 segundos. Sin embargo, con esta frecuencia no es posible alcanzar el procesamiento en tiempo real esperado utilizando la familia Virtex 4. La arquitectura dise˜nada, fue optimizada utilizando paralelismo de operaciones, lo cual hace que se incremente el ´area de dise˜no, excediendo el l´ımite de slices disponibles en el modelo Virtex 4 utilizando en la referencia [1], por ello se identific´o mediante las hojas de datos de la familia Virtex que el FPGA m´as id´oneo para soportar la arquitectura dise˜nada es la Virtex 7 modelo XC7VX980T que supera los 71,096 slices que requiere la presente arquitectura, obteniendo una frecuencia de operaci´on de 112.819MHz. / Tesis
3

Control automático de adquisición de imágenes en un microscopio óptico binocular. Hardware del prototipo

Ruiz Navarro, Luis Angel 03 November 2011 (has links)
El análisis de muestras de TBC con el uso de la baciloscopía requiere de largos periodos de tiempo en la medida que se desee obtener un diagnóstico más certero sobre la lectura de la muestra. Pese a que este análisis es llevado a cabo por personal calificado, los largos periodos lo convierten en un método tedioso debido a las posturas estáticas prolongadas que generan estrés en el operario, además de un esfuerzo visual prolongado mientras se examina la muestra. El presente proyecto de tesis tiene como objetivo principal reducir el tiempo dedicado al análisis de muestras tomando como referencia el trabajo realizado en el laboratorio de microbiología del Hospital Dos de Mayo, en la ciudad de Lima, en donde se documentó un tiempo de análisis que fluctúa entre 20 minutos y 2 horas (para 300 campos observados) dependiendo de la pericia del operario y de la dificultad para hallar bacilos en la muestra. Se propone una solución mediante el diseño e implementación de un sistema automatizado para la adquisición de imágenes en el microscopio usado en el laboratorio en mención. La presente tesis desarrolla el hardware necesario para la automatización del microscopio, desde el acondicionamiento de la planta para la implementación de motores que permitan su operación, hasta el diseño de una interfaz de comunicación que permita la recepción de comandos y el acondicionamiento de la señal de control para el accionamiento de los motores, haciendo el uso del puerto serial de una PC. Realizada la implementación se verificó la operatividad del hardware diseñado obteniéndose tiempos de análisis alrededor de 13.25 minutos para 300 campos analizados, menor al tiempo realizado por un técnico de laboratorio para la misma cantidad de campos. Con el sistema implementado como lazo abierto, ya que no cuenta con una lectura del giro del motor, se obtuvieron errores en el posicionamiento de la muestra que equivalen a la distancia entre 2 campos en la muestra. Pese a este error obtenido, el sistema podría ser implementado para el análisis de baciloscopía ya que este no requiere de mucha precisión en el posicionamiento. / Tesis
4

Coprocesador morfológico embebido usando arreglos sistólicos y con descripción de hardware portable

Valega Pacora, Mario Alejandro 18 February 2014 (has links)
Las operaciones morfol ogicas son ampliamente usadas en diversas aplicaciones relacionadas con el procesamiento digital de im agenes, permitiendo, entre otras aplicaciones, el reconocimiento de objetos, segmentaci on de im agenes, an alisis de texturas y extracci on de regiones. Este trabajo presenta el dise~no, la descripci on de hardware y caracterizaci on de un coprocesador morfol ogico capaz de ejecutar las operaciones morfol ogicas de dilataci on, erosi on, apertura, cerradura, gradiente interno y gradiente externo. Este coprocesador opera sobre im agenes binarias con una rapidez de procesamiento apropiada. El trabajo parte de los conceptos de operaciones unidimensionales y bidimensionales para llegar a formular una arquitectura basada en arreglos sist olicos que permite el procesamiento de varias - las y columnas de una imagen de manera simult anea. El dise~no de este coprocesador es parametrizable y portable, siendo posible variar el n umero de procesadores elementales que componen el arreglo sist olico y sintetizar el circuito para cualquier tecnolog a disponible. Adem as, el dise~no incluye tambi en la interfaz de comunicaci on entre un procesador y el coprocesador. Finalmente, se presentan resultados de la s ntesis del circuito, as como su consumo de recursos y rapidez de procesamiento para diferentes con guraciones y plataformas.
5

Control automático de adquisición de imágenes en un microscopio óptico binocular. Hardware del prototipo

Ruiz Navarro, Luis Angel 03 November 2011 (has links)
El análisis de muestras de TBC con el uso de la baciloscopía requiere de largos periodos de tiempo en la medida que se desee obtener un diagnóstico más certero sobre la lectura de la muestra. Pese a que este análisis es llevado a cabo por personal calificado, los largos periodos lo convierten en un método tedioso debido a las posturas estáticas prolongadas que generan estrés en el operario, además de un esfuerzo visual prolongado mientras se examina la muestra. El presente proyecto de tesis tiene como objetivo principal reducir el tiempo dedicado al análisis de muestras tomando como referencia el trabajo realizado en el laboratorio de microbiología del Hospital Dos de Mayo, en la ciudad de Lima, en donde se documentó un tiempo de análisis que fluctúa entre 20 minutos y 2 horas (para 300 campos observados) dependiendo de la pericia del operario y de la dificultad para hallar bacilos en la muestra. Se propone una solución mediante el diseño e implementación de un sistema automatizado para la adquisición de imágenes en el microscopio usado en el laboratorio en mención. La presente tesis desarrolla el hardware necesario para la automatización del microscopio, desde el acondicionamiento de la planta para la implementación de motores que permitan su operación, hasta el diseño de una interfaz de comunicación que permita la recepción de comandos y el acondicionamiento de la señal de control para el accionamiento de los motores, haciendo el uso del puerto serial de una PC. Realizada la implementación se verificó la operatividad del hardware diseñado obteniéndose tiempos de análisis alrededor de 13.25 minutos para 300 campos analizados, menor al tiempo realizado por un técnico de laboratorio para la misma cantidad de campos. Con el sistema implementado como lazo abierto, ya que no cuenta con una lectura del giro del motor, se obtuvieron errores en el posicionamiento de la muestra que equivalen a la distancia entre 2 campos en la muestra. Pese a este error obtenido, el sistema podría ser implementado para el análisis de baciloscopía ya que este no requiere de mucha precisión en el posicionamiento.
6

Diseño de la arquitectura de un extractor de endmembers de imágenes hiperespectrales sobre un FPGA en tiempo real

Luis Peña, Christian Jair 27 November 2018 (has links)
El presente trabajo consiste en el dise˜no hardware de un extractor de endmembers para im´agenes hiperespectrales en tiempo real empleando el algoritmo N-FINDR. Para comprobar la efeciencia de la arquictectura se utiliz´o la imagen hiperespectral Cuprite la cual tiene un tama˜no de 350 350 y fue capturada por el sensor aerotransportado AVIRIS, el cual escanea una columna de 512 p´ıxeles en 8.3ms. Por ende, el procesamiento de la referida imagen se realizar´a en menos de 1.98 segundos para alcanzar el tiempo real. En primer lugar, el algoritmo fue analizado por medio del entorno de programaci´on MATLAB® con el fin de identificar los procesos m´as costosos computacionalmente para optimizarlos. Adem´as, se realiz´o el estudio de una nueva forma de eliminaci´on de pixeles en el an´alisis por medio de un pre-procesamiento con la intenci´on de reducir el tiempo de ejecuci´on del algoritmo. Posteriormente, se analiz´o el proceso m´as costoso computacionalmente y se propuso un dise˜no algor´ıtmico para mejorar la velocidad del proceso. En segundo lugar, se realiz´o la s´ıntesis comportamental de la aplicaci´on software con la finalidad de obtener una arquitectura hardware del sistema. La arquitectura fue descrita utilizando el lenguaje de descripci´on de hardware Verilog. Finalmente, el dise˜no se verific´o y valid´o mediante la herramienta ISim de Xilinx, a trav´es del uso de testbenches, realizando la sintesis de la arquitectura dise˜nada sobre un FPGA Virtex 4 utilizado el software ISE de la empresa Xilinx obteniendo una frecuencia de operaci´on estimada de 69.4Mhz, que representa un 64% de mejora, respecto de la referencia [1], llegando a procesar una imagen hiperespectral en 17.98 segundos. Sin embargo, con esta frecuencia no es posible alcanzar el procesamiento en tiempo real esperado utilizando la familia Virtex 4. La arquitectura dise˜nada, fue optimizada utilizando paralelismo de operaciones, lo cual hace que se incremente el ´area de dise˜no, excediendo el l´ımite de slices disponibles en el modelo Virtex 4 utilizando en la referencia [1], por ello se identific´o mediante las hojas de datos de la familia Virtex que el FPGA m´as id´oneo para soportar la arquitectura dise˜nada es la Virtex 7 modelo XC7VX980T que supera los 71,096 slices que requiere la presente arquitectura, obteniendo una frecuencia de operaci´on de 112.819MHz.

Page generated in 0.0845 seconds