Spelling suggestions: "subject:"injectionlocked oscillator"" "subject:"nonblocked oscillator""
1 |
Analysis and design on low-power multi-Gb/s serial linksHu, Kangmin 06 July 2011 (has links)
High speed serial links are critical components for addressing the growing demand for I/O bandwidth in next-generation computing applications, such as many-core systems, backplane and optical data communications. Due to continued process scaling and circuit innovations, today's CMOS serial link transceivers can achieve tens of Gb/s per pin. However, most of their reported power efficiency improves much slower than the rise of data rate. Therefore, aggregate I/O power is increasing and will exceed the power budget if the trend for more off-chip bandwidth is sustained.
In this work, a system level statistical analysis of serial links is first described, and compares the link performance of Non-Return-to-Zero (2-PAM) with higher-order modulation (duobinary) signaling schemes. This method enables fast and accurate BER distribution simulation of serial link transceivers that include channel and circuit imperfections, such as finite pulse rise/fall time, duty cycle variation, and both receiver and transmitter forwarded-clock jitter.
Second, in order to address link power efficiency, two test chips have been implemented. The first one describes a quad-lane, 6.4-7.2 Gb/s serial link receiver prototype using a forwarded clock architecture. A novel phase deskew scheme using injection-locked ring oscillators (ILRO) is proposed that achieves greater than one UI of phase shift for multiple clock phases, eliminating phase rotation and interpolation required in conventional architectures. Each receiver, optimized for power efficiency, consists of a low-power linear equalizer, four offset-cancelled quantizers for 1:4 demultiplexing, and an injection-locked ring oscillator coupled to a low-voltage swing, global clock distribution. Measurement results show a 6.4-7.2Gb/s data rate with BER < 10⁻¹² across 14 cm of PCB, and an 8Gb/s data rate through 4cm of PCB. Designed in a 1.2V, 90nm CMOS process, the ILRO achieves a wide tuning range from 1.6-2.6GHz. The total area of each receiver is 0.0174mm², resulting in a measured power efficiency of 0.6mW/Gb/s.
Improving upon the first test chip, a second test chip for 8Gb/s forwarded clock serial link receivers exploits a low-power super-harmonic injection-locked ring oscillator for symmetric multi-phase local clock generation and deskewing. Further power reduction is achieved by designing most of the receiver circuits in the near-threshold region (0.6V supply), with the exception of only the global clock buffer, test buffers and synthesized digital test circuits at nominal 1V supply. At the architectural level, a 1:10 direct demultiplexing rate is chosen to achieve low supply operation by exploiting high-parallelism. Fabricated in 65nm CMOS technology, two receiver prototypes are integrated in this test chip, one without and the other with front-end boot-strapped S/Hs. Including the amortized power of global clock distribution, the proposed serial link receivers consume 1.3mW and 2mW respectively at 8Gb/s input data rate, achieving a power efficiency of 0.163mW/Gb/s and 0.25mW/Gb/s. Measurement results show both receivers achieve BER < 10⁻¹² across a 20-cm FR4 PCB channel. / Graduation date: 2012
|
2 |
Étude, conception optimisée et réalisation d’un prototype ASIC d’une extraction d’horloge haut débit pour une nouvelle génération de liaison à 80 Gbit/sec. / Analysis and design of an 80 Gbit/sec clock and data recovery prototypeBéraud-Sudreau, Quentin 12 February 2013 (has links)
La demande croissante de toujours plus de débit pour les télécommunications entraine une augmentation de la fréquence de fonctionnement des liaisons séries. Cette demande se retrouve aussi dans les systèmes embarqués du fait de l'augmentation des performances des composants et périphériques. Afin de s'assurer que le train de données est bien réceptionné, un circuit de restitution d'horloge et de données est placé avant tout traitement du coté du récepteur. Dans ce contexte, les activités de recherche présentées dans cette thèse se concentrent sur la conception d'une CDR (Clock and Data Recovery). Nous détaillerons le comparateur de phase qui joue un rôle critique dans un tel système. Cette thèse présente un comparateur de phase ayant comme avantage d'avoir une mode de fenêtrage et une fréquence de fonctionnement réduite. La topologie spéciale utilisée pour la CDR est décrite, et la théorie relative aux oscillateurs verrouillés en injection est expliquée. L'essentiel du travail de recherche s'est concentrée sur la conception et le layout d'une restitution d'horloge dans le domaine millimétrique, à 80 Gbps. Pour cela plusieurs prototypes ont été réalisés en technologie BiCMOS 130 nm de STMicrolectronics. / The increasing bandwidth demand for telecommunication leads to an important rise of serial link operating frequencies. This demand is also present in embedded systems with the growth of devices and peripherals performances. To ensure the data stream is well recovered, a clock and data recovery (CDR) circuit is placed before any logical blocks on the receiver side. The research activities presented in this thesis are related to the design of such a CDR. The phase detector plays a critical role in the CDR circuit and is specially studied. This thesis presents a phase comparator that provides an enhancement by introducing a windowed mode and reducing its operating frequency. The used CDR has a special topology, which is described, and the injection locked oscillator theory is explained. Most of the research of this study has focused on the design and layout of a 80 Gbps CDR. Several prototypes are realized in 130 nm SiGe process from STMicroelectronics.
|
3 |
Návrh injekcí zavěšeného kruhového oscilátoru pro aplikaci v systémech LIDAR přímo měřících čas průletu / Injection locked ring oscillator design for application in Direct Time of Flight LIDARFránek, Jakub January 2021 (has links)
Diplomová práce přibližuje systémy LIDAR přímo měřící čas průletu a časově digitální převodníky určené k použití v těchto systémech. Představuje problematiku distribuce hodinových signálů napříč soubory časově digitálních převodníků v LIDAR systémech a věnuje se jednomu z nových řešení této problematiky, které je založené na injekcí zavěšených oscilátorech. Technika injekčního zavěšení oscilátorů je důkladně matematicky popsána. V programu Matlab byl vytvořen simulační model injekcí zavěšeného kruhového oscilátoru, který potvrzuje správnost uvedených analytických predikcí. Ve výrobní technologii ONK65 byl navržen injekcí zavěšený kruhový oscilátor stabilizovaný pomocí smyčky závěsu zpoždění, určený pro implementaci časově digitálního převodníku pro systém LIDAR. Navržený injekcí zavěšený kruhový oscilátor byl verifikován počítačovými simulacemi zohledňujícími vliv procesních, napěťových i teplotních variací. Oscilátor poskytuje specifikované časové rozlišení 50 pikosekund a dosahuje dvakrát nižší hodnoty fázového neklidu než ekvivalentní volnoběžný oscilátor v dané technologii.
|
4 |
Modélisation, conception et intégration de nouvelles architectures différentielles pour des capteurs M/NEMS résonants / Modelling, design and integration of new differential architectures for M/NEMS resonant sensorsPrache, Pierre 09 November 2017 (has links)
Les capteurs M/NEMS résonants, grâce à leur petite taille, faible consommation, et caractère quasi-numérique (leur grandeur de sortie est une fréquence la plupart du temps), sont des outils incontournables dans les systèmes embarqués modernes, des objets connectés simples à l’industrie aérospatiale et militaire.Cependant, ils sont soumis aux dérives environnementales, et malgré la possibilité d’en diminuer l’effet par différentes techniques de conception, parfois l’association de deux capteurs en mode différentiel est nécessaire pour assurer la fiabilité de l’information en environnement difficiles. Dans cette thèse, une technique particulière de mesure différentielle est étudiée, qui consiste à synchroniser deux résonateurs, dont l’un est une référence et l’autre soumis à la grandeur physique à mesurer. Placés dans une seule boucle de rétroaction, les deux résonateurs oscillent à la même fréquence, et un désaccord entre les deux, issu de la grandeurphysique à mesurer entraine un déphasage. La mesure de ce déphasage est un moyen simple de remonter à l’information à mesurer, théoriquement insensible aux variations environnementales identiquement appliquées aux deux résonateurs. Cette technique bénéficie est également peu complexe au niveau de son implémentation, donc adapté à l’intégration à grande échelle. Après avoir étudié le cadre théorique de la synchronisation de résonateurs par verrouillage par injection, on dégage des contraintes d’implémentation, qui servent de ligne directrice dans la fabrication d’un démonstrateur. On dégage également des performances théoriques, qui sont comparées aux performances du démonstrateur. / M/NEMS resonant sensors, due to their small size, consumption and quasi-digital output (a frequency most of the time) are unavoidable tools for on-board systems, from smartphones to aeronautic technology. However, they suffer from environmental drifts, and even though the effect of these drifts can be limited by the design, it is sometimes necessary to use differential architectures to properly remove the drifts from the measurements and ensure the output reliability even in harsh environments. In this work, a special technique for differential measurement is studied, consisting in the synchronization of two resonators, one reference and one sensor. Placed in a single feedback loop, they oscillate at the same frequency and eventual phase shift when the physical quantity to be sensed is applied. This phase shift is a theoretically drift-free way to measure this physical quantity. This technique also benefits from its ease of integration, making it a good candidate for large scale integration. After studying the theoretical framework, several design guidelines are found, which are used in the fabrication of a proof of concept. The theoretical performances are found as well, and compared to the experimental ones.
|
Page generated in 0.1032 seconds