Diss. Linköping : Linköpings universitet, 2005.

Lic.-avh. Linköping : Linköpings universitet, 2005.

Diss. Linköping : Linköpings universitet, 2007.

Licentiatavhandling Linköping : Linköpings universitet, 2009.

Diss. Linköping : Univ., 2001.

Diss. Linköping : Univ., 2002.

Licentiatavhandling Linköping : Linköpings universitet, 2006.

Industrial innovation is mostly driven by miniaturization. As a result of remarkable technological advancements in the fields of equipment, materials and production processes, transistor, the fundamental active component in conventional electronics, has shrunk in size. Semiconductor technology is unique in that all performance metrics are enhanced, while at the same time unit prices are reduced. Moore’s Law, which predicts that the number of components per chip will double every two years, was established in 1965, and the industry has been able to keep up with this prophetic prognosis since. Thermal management, on the other hand, has become a key limiting factor for current electronic circuits and is set to put a stop to Moore’s Law. Given the fact that complementary metal oxide semiconductor (CMOS) scaling is reaching fundamental limits, there are several new alternative processing devices and architectures that have been investigated for both traditional integrated circuit (IC) technologies and novel technologies, including new technologies aimed at contributing to advances in scaling progress and cost reductions in manufacturing operations in the coming decades. These factors will encourage the development of new information processing and memory systems, new technologies for integrating numerous features heterogeneously and new system architectural design layouts, among other things. Energy efficiency is advantageous from a sustainability perspective and for consumer electronics, for which fewer power-hungry components mean longer times between charges and smaller batteries. The creation of novel chip-scale tools that can aid in the transfer of information across optical frequencies and microscale photonics between nanoscale electronic devices is now a possibility. Bridging this technological gap may be achieved by plasmonics. The incorporation of plasmonic, photonic and electrical components on a single chip may lead to a number of innovative breakthroughs. Photonic integrated circuits (PICs) enable the realization of ultra-small, high-efficiency, ultra-responsive and CMOS-compatible devices that can be used in applications ranging from optical wireless communication systems (6G and beyond) and supercomputers to health and energy.   This thesis provides a platform from which to design nanoplasmonic devices while facilitating high-transmission and/or absorption efficiency, miniaturized size and the use of near-infrared (NIR) wavelengths for telecom applications. With a significant amount of Internet traffic transmitted optically, communication systems are further tightening the requirements for the development of new optical devices. Several new device structures based on the metal-insulator-metal (MIM) plasmonic waveguide are proposed and investigated using performance metrics. The transmission line theory (TLM) from microwave circuit theory and coupled mode theory (CMT) is studied and employed in the design process of the nanostructures, in particular to address the losses in plasmonic-based devices, which has been the major factor hampering their widespread usage in communication systems. By taking advantage of well-established microwave circuit theory (through new design that paves the way for mitigating these losses and enabling efficient transmission of power flow in the optical devices), we have suggested a number of high-transmission efficiency nanodevices that offer highly competitive performance compared with other platforms. As a result, a promising future for plasmonic technology, which would enable design and fabrication of multipurpose and multifunctional optical devices that are efficient in terms of losses, footprint and capability of integrating active devices, is anticipated. / Branschinnovation drivs främst av miniatyrisering. Som ett resultat av anmärkningsvärda tekniska framsteg inom områdena utrustning, material och produktionsprocesser kunde transistoren, den grundläggande aktiva komponenten i samtida elektronik, krympa i storlek. Halvledarteknik är unik genom att alla prestandamått förbättras, samtidigt som enhetspriserna sänks. Moores Lag, som förutspår att antalet komponenter per chip skulle fördubblas vartannat år, inrättades 1965, och branschen har kunnat hålla jämna steg med den profetiska prognosen sedan dess. Termisk hantering, å andra sidan, har blivit en viktig begränsande faktor för nuvarande elektroniska kretsar, och är inställd på att sätta stopp för Moores Lag. Med tanke på att CMOS-skalningen (Complementary Metal Oxide Semiconductor) når grundläggande gränser finns det flera nya alternativa bearbetningsanordningar och arkitekturer som har undersökts för både traditionell integrerad kretsteknik och ny teknik. Ny teknik som syftar till att bidra till framsteg i skalningen av framsteg och kostnadsminskningar i tillverkningsverksamheten under de kommande årtiondena. Dessa faktorer uppmuntrar utvecklingen av nya informationsbehandlings- och minnessystem, ny teknik för att integrera många funktioner heterogent och nya systemarkitekturdesignlayouter, bland annat. Energieffektivitet är fördelaktigt ur ett hållbarhetsperspektiv och för hemelektronik, där färre krafthungriga elektroniker innebär längre tid mellan laddningar och stimulerar för ett mindre energilagringssystem ombord. Skapandet av nya chip-scale verktyg som kan bidra till överföring av information över optiska frekvenser och mikroskala fotonik mellan elektroniska enheter i nanoskala är nu en möjlighet. Överbrygga denna tekniska klyfta kan uppnås av plasmonics. Införlivandet av plasmoniska, fotoniska och elektriska komponenter på ett enda chip kan leda till ett antal innovativa genombrott. Fotoniska integrerade kretsar (PIC-enheter) möjliggör förverkligande av ultrasmå, högeffektiva, ultraresponsiva och CMOS-kompatibla enheter som kan användas i applikationer som sträcker sig från optiska trådlösa kommunikationssystem (6G och därefter), superdatorer till hälso- och energiändamål. Denna avhandling ger en plattform för att designa nanoplasmoniska enheter samtidigt som den innehåller hög överförings- och eller absorptionseffektivitet, miniatyriserad storlek och vid önskade våglängder av nära infraröd (NIR) för telekomapplikationer. Med den betydande mängden Internettrafik som överförs optiskt skärper kommunikationssystemen ytterligare kraven för utveckling av nya optiska enheter. Flera nya enhetsstrukturer baserade på metall-isolator-metall (MIM) plasmonisk vågledare föreslås och numeriskt undersöks. Överföringslinjeteorin (TLM) från mikrovågskretsteori och kombinationslägesteori (CMT) studeras och används i nanostrukturerna. För att ta itu med de förluster i plasmonbaserade enheter som har varit den viktigaste parametern som hindrade deras utbredda användning i kommunikationssystem, genom att dra nytta av den väletablerade mikrovågskretsteorin (genom ny design som banar väg för att mildra förlusterna och möjliggöra effektiv överföring av kraftflödet i den optiska enheten).  Vi har framgångsrikt föreslagit ett antal nanodevices med hög överföringseffektivitet som erbjuder en mycket konkurrenskraftig prestanda jämfört med andra plattformar. Som ett resultat förväntar vi oss en lovande framtid för plasmonisk teknik som skulle möjliggöra design och tillverkning av mångsidiga och multifunktionella optiska enheter som är effektiva när det gäller förluster, fotavtryck och förmåga att integrera aktiva enheter. / <p>Vid tidpunkten för framläggandet av avhandlingen var följande delarbeten opublicerade: delarbete II inskickat, III, IV, V manuskript.</p><p>At the time of the licentiate defence the following papers were unpublished: paper II submitted, III, IV, V manuscript.</p>

Spintronics is an attractive field that combines magnetism and electronics to realize new devices. Spin based oscillators (SBOs) have gained significant interest in recent years due to their attractive characteristics, including high operating frequency, low power, small area and integration compatibility with CMOS circuitry. SBOs have shown potential in the fields of wireless communication systems, magnetic field sensing and neuromorphic computing. A relatively new and promising SBO architecture is the three-terminal Spin Hall Nano Oscillator (SHNO). To accelerate the design of next generation spintronic devices, co-design and simulation of three-terminal SHNOs with CMOS technology are of great importance. To realize this, a comprehensive analytical model is needed. In this thesis, an extensive survey of SBO theory is performed and a set of compact equations are proposed to describe the SBO characteristics. From these equations a compact model is realized in Verilog-A and verified against experimental measurements. The model shows good agreement with experimental results and opens up the possibility of designing CMOS circuits for three-terminal SHNOs. / Spintronics kombinerar magnetism och elektronik med syftet att utveckla nya komponenter. Spin baserade oscillatorer (SBO) har fått ökad intresse de senaste åren på grund av deras attraktiva egenskaper, inklusive hög frekvens, låg kraft, liten yta och integrations kompatibilitet med CMOS-kretsar. SBO har visat potential i kommunikationssystem, avkänning av magnetfält och neuromorfisk databehandling. En ny och förhoppningsfull SBO-arkitektur är den tre-terminala Spin Hall Nano Oscillator (SHNO). För att påskynda design av nästa generations spintronic-komponenter är co-design och simulering av tre-terminala SHNOs med CMOS-teknik av en stor betydelse. En modell krävs för att göra detta. I denna avhandling utförs en omfattande undersökning av SBO teori samt ekvationer för beskrivning av SBO egenskaper är föreslagen. Från dessa ekvationer är en kompakt modell i Verilog-A utvecklad och verifieras mot experimentella mätningar. Modellen visar god överensstämmelse med experimentella resultat och öppnar möjligheten att designa CMOS-kretsar för tre-terminal SHNOs.

Accurate estimation of voltage drop (IR drop), in Application-Specific Integrated Circuits (ASICs) is a critical challenge, which impacts their performance and power consumption. As technology advances and die sizes shrink, predicting IR drop fast and accurate becomes increasingly challenging. This thesis focuses on exploring the application of Machine Learning (ML) algorithms, including Extreme Gradient Boosting (XGBoost), Convolutional Neural Network (CNN) and Graph Neural Network (GNN), to address this problem. Traditional methods of estimating IR drop using commercial tools are time consuming, especially for complex designs with millions of transistors. To overcome that, ML algorithms are investigated for their ability to provide fast and accurate IR drop estimation. This thesis utilizes electrical, timing and physical features of the ASIC design as input to train the ML models. The scalability of the selected features allows for their effective application across various ASIC designs with very few adjustments. Experimental results demonstrate the advantages of ML models over commercial tools, offering significant improvements in prediction speed. Notably, GNNs, such as Graph Convolutional Network (GCN) models showed promising performance with low prediction errors in voltage drop estimation. The incorporation of graph-structures models opens new fields of research for accurate IR drop prediction. The conclusions drawn emphasize the effectiveness of ML algorithms in accurately estimating IR drop, thereby optimizing ASIC design efficiency. The application of ML models enables faster predictions and noticeably reducing calculation time. This contributes to enhancing energy efficiency and minimizing environmental impact through optimised power circuits. Future work can focus on exploring the scalability of the models by training on a smaller portion of the circuit and extrapolating predictions to the entire design seems promising for more efficient and accurate IR drop estimation in complex ASIC designs. These advantages present new opportunities in the field and extend the capabilities of ML algorithms in the task of IR drop prediction. / Noggrann uppskattning av spänningsfallet (IR-fall), i ASIC är en kritisk utmaning som påverkar deras prestanda och strömförbrukning. När tekniken går framåt och formstorlekarna krymper, blir det allt svårare att förutsäga IR-fall snabbt och exakt. Denna avhandling fokuserar på att utforska tillämpningen av ML-algoritmer, inklusive XGBoost, CNN och GNN, för att lösa detta problem. Traditionella metoder för att uppskatta IR-fall med kommersiella verktyg är tidskrävande, särskilt för komplexa konstruktioner med miljontals transistorer. För att övervinna det undersöks ML-algoritmer för deras förmåga att ge snabb och exakt IR-falluppskattning. Denna avhandling använder elektriska, timing och fysiska egenskaper hos ASIC-designen som input för att träna ML-modellerna. Skalbarheten hos de valda funktionerna möjliggör deras effektiva tillämpning över olika ASIC-designer med mycket få justeringar. Experimentella resultat visar fördelarna med ML-modeller jämfört med kommersiella verktyg, och erbjuder betydande förbättringar i förutsägelsehastighet. Noterbart är att GNNs, såsom GCN-modeller, visade lovande prestanda med låga prediktionsfel vid uppskattning av spänningsfall. Införandet av grafstrukturmodeller öppnar nya forskningsfält för exakt IRfallförutsägelse. De slutsatser som dras betonar effektiviteten hos MLalgoritmer för att noggrant uppskatta IR-fall, och därigenom optimera ASICdesigneffektiviteten. Tillämpningen av ML-modeller möjliggör snabbare förutsägelser och märkbart minskad beräkningstid. Detta bidrar till att förbättra energieffektiviteten och minimera miljöpåverkan genom optimerade kraftkretsar. Framtida arbete kan fokusera på att utforska skalbarheten hos modellerna genom att träna på en mindre del av kretsen och att extrapolera förutsägelser till hela designen verkar lovande för mer effektiv och exakt IR-falluppskattning i komplexa ASIC-designer. Dessa fördelar ger nya möjligheter inom området och utökar kapaciteten hos ML-algoritmer i uppgiften att förutsäga IR-fall.