Alors que la majorité des oxydes d'éléments de transition a valence entière sont isolants, la formation de valences mixtes entraine souvent l'apparition d'une conductivité électrique notable avec quelquefois un état supraconducteur a basse température. le rôle de paramètres physico-phonon est examiné au moyen de quelques exemples inédits. Ainsi la premiére partie est-elle consacrée au système CR1-XNBXWO4 de structure dérivée du rutile , la deuxième au système SR2-XNACUO ( incluantune discussion sur la cristallochimie du cuivre III) et la troisiéme aux oxydes de type delafossite AGNII1-XCOXO2 qui présentent une transition semi-metal-semiconducteur.

Ces travaux portent sur l'étude et la réalisation d'un synthétiseur de fréquence pour objets communicants multistandards. A partir d'une horloge de référence de 50 MHz, le circuit fournit deux signaux de sortie en quadrature de phase dont la plage de fréquences de travail varie de manière continue entre 900 MHz et 5,8 GHz. Il est construit à partir d'une architecture originale de boucle à verrouillage de délai reprogrammable dite factorisée. Le flot de conception adopté suit une méthodologie de type descendante. Aussi la première étape est-elle la détermination de l'architecture en ayant recours à une étude comportementale. Cette dernière se réalise au moyen du langage VHDL-AMS et du logiciel ADVanceMS de Mentor Graphics. Puis, vient alors la phase de conception qui s'effectue à partir du logiciel Cadence et du simulateur SpectreRF. Celle-ci conduit à la réalisation de deux versions du système qui diffèrent dans la technique utilisée pour générer la quadrature de phase. L'une génère celle-ci de manière indirecte en divisant par deux la fréquence du signal synthétisé, l'autre crée le déphasage directement au niveau de sa ligne de retard. Ces circuits sont réalisés à l'aide des technologies 130nm CMOS SOI et BULK de STMicroelectronics. La dernière étape consiste donc en la caractérisation de ces circuits par des mesures temporelles et fréquentielles. Celles-ci permettent, d'une part de valider la fonctionnalité de l'architecture présentée dans ces travaux, d'autre part de confirmer l'apport de la technologie SOI pour les circuits radiofréquences en termes d'augmentation de la fréquence de fonctionnement de ces derniers et de diminution de leur consommation.

Ce travail de thèse porte sur l'étude de l'injection et de la collection d'électrons polarisés en spin dans le silicium. Différentes études ont été menées dont les principaux résultats sont présentés. Dans toutes ces études, une structure Métal ferromagnétique/ Isolant/Si (FM/I/S) a été utilisée. La première de ces études porte sur l'existence éventuelle d'une couche “magnétiquement morte” à l'interface Métal ferromagnétique/Isolant qui pourrait aboutir à la dépolarisation des électrons injectés. Dans la seconde étude, les propriétés magnétiques des électrodes ferromagnétiques qui sont utilisées pour l'injection et la collection des électrons polarisés sont analysées. La troisième étude est focalisée sur la contamination de la barrière isolante et du silicium par les métaux 3d du métal ferromagnétique. Ces résultats soulignent l'importance du contrôle de la contamination pour l'obtention de structures Métal ferromagnétique/Isolant/ Si de bonne qualité, un prérequis pour avoir un mécanisme de transport de tunnel direct qui conserve le spin. Dans la dernière étude, des caractérisations capacité-tension et courant-tension sont effectuées sur les structures Métal ferromagnétique/ Isolant/Si. Les résultats électriques montrent que la conduction est assistée par des pièges dans l'oxyde dont l'origine est probablement liée à la présence des métaux 3d dans la barrière isolante. Finalement, un dispositif test a été fabriqué et testé dans le but de mettre en évidence un signal de magnétorésistance.

Cette thèse est consacrée à des mesures de transport électronique dans des transistors mono-électroniques de type MOSFET silicium à base de nanofil.<br />L'îlot de blocage de Coulomb n'est pas formé par des constrictions ou des barrières d'oxyde mais par une modulation du dopage et une grille couvrant la partie centrale du fil. Ces dispositifs sont des transistors mono-électroniques très stables et bien contrôlés.<br />Quand il ne contient que peu d'électrons, l'îlot est dans un régime localisé où l'espacement entre résonances de Coulomb est très irrégulier. A partir de quelques dizaines d'électrons l'îlot devient diffusif. Dans ce cas les fluctuations de l'espacement entre résonances sont petites et correspondent à l'espacement entre niveaux à une particule.<br />Le blocage de Coulomb contrôlé permet d'analyser les barrières formées par les parties faiblement dopées du fil. A petite échelle, le remplissage de dopants individuels cause des anomalies dans le spectre de Coulomb qui permettent de remonter à la matrice de capacité, la position approximative, la dynamique et le spin des dopants. A grande échelle l'augmentation de la densité électronique dans les barrières avec la tension de grille entraîne une forte augmentation de la constante diélectrique dans les barrières. Nous observons un bon accord entre constante diélectrique et conductance des barrières via les lois d'échelle de la transition métal-isolant.

Reproduction de : Thèse de doctorat : Électronique : Lille 1 : 2004. / N° d'ordre (Lille 1) : 3451. Résumé en français et en anglais. Titre provenant de la page de titre du document numérisé. Bibliogr. à la suite de chaque chapitre. Liste des publications.

Dans le domaine aéronautique, les systèmes électriques remplacement progressivement les systèmes de contrôle mécaniques ou hydrauliques. Les bénéfices immédiats sont la réduction de la masse embarquée et des performances accrues à condition que l'électronique supporte l'absence de système de refroidissement. Si la haute température de fonctionnement n'empêche pas d'atteindre une fiabilité suffisante, il y aura réduction des coûts opérationnels. Des étapes clefs ont été franchies en introduisant des systèmes à commande électriques dans les aéronefs en lieu et place de systèmes conventionnels : freins électriques, inverseur de poussée, vérins électriques de commandes de vol... Toutes ces avancées se sont accélérées ces dernières années grâce entre autre à l'utilisation de nouveaux matériaux semiconducteurs, dit à grand gap (SiC, GaN...), opérant à haute température et palliant ainsi une faiblesse des dispositifs classiques en silicium (Si). Des composants de puissance haute température, diode Schottky ou transistor JFET SiC, sont ainsi disponibles commercialement et peuvent supporter des ambiantes de plus de 220°C. Des modules de puissances (onduleur) à base de transistor JFET SiC ont été réalisés et validés à haute température. Finalement la partie " commande " de ces modules de puissance reste à concevoir pour les environnements sévères pour permettre leur introduction dans le module de puissance. C'est dans ce contexte de faiblesse concernant l'étage de commande rapprochée qu'a été construit le projet FNRAE COTECH, et où s'inscrivent les travaux de cette thèse, Dans un premier temps, un état de l'art sur les drivers et leurs technologies nous a permis de souligner le lien complexe entre électronique et température ainsi que le potentiel de la technologie CMOS sur Silicium sur Isolant (SOI) pour des applications hautes températures. La caractérisation en température de drivers SOI disponibles dans le commerce nous a fourni des données d'entrée sur le comportement de tels dispositifs. Ces caractérisations sont essentielles pour visualiser et interpréter l'effet de la température sur les caractéristiques du dispositif. Ces mesures mettent aussi en avant les limites pratiques des technologies employées. La partie principale de cette thèse concerne la conception et la caractérisation de blocs ou IPs pour le cœur d'un driver haute température de JFET SiC. Elle est articulée autour de deux runs SOI (TFSmart1). Les blocs développés incluent entre autres des étages de sortie et leurs buffers associés et des fonctions de protection. Les drivers ainsi constitués ont été testés sur un intervalle de température allant de -50°C à plus de 250°C sans défaillance constatée. Une fonction originale de protection des JFETs contre les courts-circuits a été démontrée. Cette fonction permet de surmonter la principale limitation de ces transistors normalement passant (Normaly-ON). Finalement, un module de bras d'onduleur a été conçu pour tester ces driver in-situ.

Des spécificités de la technologie SOI partiellement désertée (PD-SOI), comme son gain en vitesse, et l'isolation diélectrique des transistors, sont intéressantes pour la conception d'interfaces entrées/sorties. Toutefois, l'emploi de cette technologie conduit à des phénomènes indésirables tels que l'effet d'histoire, une consommation statique accrue et l'effet d'auto-échauffement. Dans ce travail, une analyse de ces effets a été menée. L'influence de l'auto-échauffement s'est révélée négligeable. Un schéma électrique employant un mécanisme de polarisation active a été proposé afin de supprimer l'effet d'histoire et de contrôler la consommation statique tout en conservant un gain en vitesse. Le circuit de test, en 65nm PDSOI de STMicroelectronics, montre que la solution proposée permet d'améliorer la gigue du temps de propagation lors d'une transmission. La deuxième partie de ce travail s'intéresse à la technologie SOI totalement désertée (FDSOI). Cette dernière apporte un meilleur contrôle électrostatique des transistors et un degré de liberté supplémentaire en conception par le contrôle de leurs tensions de seuil via la face arrière. Dans un premier temps, cette caractéristique a été validée pour les entrées/sorties sur un circuit fabriqué en 28nm FDSOI de STMicroelectronics. Elle a été ensuite exploitée pour la calibration de l'impédance de sortie d'une interface LPDDR2 et la compensation des fluctuations environnementales. La solution proposée dans ce travail tire profit de la modulation par face arrière pour réaliser la calibration durant la transmission, contrairement à l'état de l'art, ce qui a pour effet d'augmenter la bande passante.

Tunnel à effet de champ (TFET) et un nouveau composant MOS à rétroaction que nous avons nommé le Z2-FET.Le Z2-FET est envisagé pour la logique faible consommation et pour les applications mémoire compatibles avecles technologies CMOS avancées. Nous avons étudié de manière systématique des TFETs avec différents oxydesde grille, matériaux et structures de canal, fabriqués sur silicium sur isolant totalement déserté (FDSOI). Lesmesures de bruit à basse fréquence (LFN) sur TFETs montrent la prédominance d'un signal aléatoiretélégraphique (RTS), qui révèle sans ambiguïté le mécanisme d'effet tunnel. Un modèle analytique combinantl'effet tunnel et le transport dans le canal a été développé, montrant un bon accord entre les résultatsexpérimentaux et les simulations.Nous avons conçu et démontré un nouveau dispositif (Z2-FET, pour pente sous le seuil verticale et zéroionisation par impact), qui présente une commutation extrêmement abrupte (moins de 1 mV par décade decourant), avec un rapport ION / IOFF >109, un large effet de hystérésis et un potentiel de miniaturisation jusqu'à 20nm. La simulation TCAD a été utilisée pour confirmer que la commutation électrique du Z2-FET fonctionne parl'intermédiaire de rétroaction entre les flux des électrons et trous et leurs barrières d'injection respectives. LeZ2-FET est idéalement adapté pour des applications mémoire à un transistor. La mémoire DRAM basée sur leZ2-FET montre des performances très bonnes, avec des tensions d'alimentation jusqu'à 1,1 V, des temps derétention jusqu'à 5,5 s et des vitesses d'accès atteignant 1 ns. Une mémoire SRAM utilisant un seul Z²-FET estégalement démontrée sans nécessité de rafraichissement de l'information stockée.Notre travail sur le courant GIDL intervenant dans les MOSFETs de type FDSOI a été combiné avec leTFET afin de proposer une nouvelle structure de TFETs optimisés, basée sur l'amplification bipolaire du couranttunnel. Les simulations de nouveau dispostif à injection tunnel amélioré par effet bipolaire (BET-FET) montrentdes résultats prometteurs, avec des ION supérierus à 4mA/��m et des pentes sous le seuil SS inférieures à 60mV/dec sur plus de sept décades de courant, surpassant tous les TFETs silicium rapportés à ce jour.La thèse se conclut par les directions de recherche futures dans le domaine des dispositifs à pente sous leseuil abrupte.

Nous avons obtenu des angles de rotation Faraday (RF) allant jusqu' a 19 par orientation optique d'un gaz d' electrons dans GaAs de type n inclus dans une microcavit e (Q=19000), sans champ magn etique. Cette forte rotation est obtenue en raison des multiples allers-retours de la lumi ere dans la cavit e. Nous avons egalement d emontr e la commutation optique rapide de la RF a l' echelle sub-microseconde en echantillonnant le signal de RF sous excitation impulsionnelle mono-coup. De la d epolarisation de la RF en champ magn etique transverse, nous avons d eduit un temps de relaxation de spin de 160 ns. Le concept de section e cace de RF, coe cient de proportionnalit e entre l'angle RF, la densit e de spin electronique, et le chemin parcouru, a et e introduit. La section e cace de RF, qui d e nit l e cacit e du gaz d' electrons a produire une RF, a et e estim ee quantitativement, et compar ee avec la th eorie. Nous avons egalement d emontr e la possibilit e de mesurer de mani ere non destructive l aimantation nucl eaire dans GaAs-n, via la RF ampli ee par la cavit e. Contrairement aux m ethodes existantes, cette d etection ne n ecessite pas la pr esence d' electrons hors equilibre. Par cette technique nous avons etudi e la dynamique de spin nucl eaire dans GaAs-n avec di erents dopages. Contrairement a ce qu'on pourrait attendre, le d eclin de la RF nucl eaire est complexe et consiste en deux composantes ayant des temps de relaxation tr es di erents. Deux e ets a l origine de la RF nucl eaire sont identi es: le splitting de spin de la bande de conduction, et la polarisation en spin des electrons localis es, tous deux induits par le champ Overhauser. Le premier e et domine la RF nucl eaire dans les deux echantillons etudi es, tandis que la RF induite par les electrons localis es n'a et e observ ee que dans l' echantillon m etallique.

Cette thèse porte sur la conception d'un amplificateur de puissance à haut rendement entrant dans une architecture d'émission pour des terminaux mobiles multi-radio fonctionnant dans la bande de fréquences 800MHz - 6 GHz. Une architecture polaire avec codeur d'enveloppe ΣΔ a été validée, pour un fonctionnement multiradio, avec un signal test respectant la norme actuellement la plus contraignante, WiMAX mobile - IEEE 802.16e. Cette validation montre la pertinence, du fait de la nature invariante en amplitude du signal issu de l'architecture, d'avoir recours à un amplificateur à haut rendement en classe commutée. Une topologie novatrice d'amplificateur de puissance (PA) a été développée pour la conception et la fabrication de ce circuit. Le procédé de réalisation du PA en technologie ST CMOS SOI 130 nm est détaillé et les simulations sont validées par une caractérisation complète du PA à l'aide de mesures fréquentielles et temporelles. Mesuré avec un signal sinusoïdal à la fréquence de 3,3 GHz, le PA permet d'obtenir une puissance de sortie de +23 dBm avec un rendement en puissance ajoutée de 61% et un gain en puissance de 14 dB. Conçu et réalisé en technologie compatible CMOS, ce PA permet d'envisager une solution type SoC pour l'ensemble de l'architecture