Global ETD Search

1	IRENE : un langage pour la description, simulation et synthèse automatique du matériel VLSI Marine, Souheil 03 February 1986 (has links) (PDF) Discussion des termes clés des langages de description; nécessité d'une sémantique matérielle. Le langage IRENE sert à la description comportemental et structurelle des circuits intégrés VLSI. Principes du simulateur fonctionnel du langage IRENE, des outils de synthèse KARENE et MACSIM et d'une interface avec le compilateur de silicium SYCO. KASRENE assure l'intégration des langages IRENE et KARL. Solution basée sur une organisation centrée objet de la base de données d'un système de conception assistée de VLSI Circuit intégré Circuit VLSI Conception assistée Description Langage ordinateur Simulateur Compilateur Silicium Programme IRENE Programme MACSIM Programme KARENE
2	SILICIEL : Contributions à l'architecture des cicuits intégrés at à la compilation du silicium Schoellkopf, Jean-Pierre 22 April 1985 (has links) (PDF) Cette thèse présente des contributions dans les domaines de l'architecture des ordinateurs réalisés sous la forme d'un Circuit Intégré. Un assembleur de silicium, appelé LUBRICK, permet de décrire, dans un langage de programmation, la constitution d'un assemblage hiérarchisé de cellules pour réaliser la description complète des masques d'un Circuit Intégré. La compilation du silicium, discipline qui consiste à déduire les masques d'un circuit en partant d'une description fonctionnelle, est ici abordée sous un angle pratique, avec la présentation d'un compilateur prototype d'une forme de partie contrôle et des présentations de modèles topologiques de parties opératives et de parties contrôle qui servent de cible au compilateur Circuit intégré Circuit VLSI Architecture Masque Description Langage assembleur Langage ordinateur Technologie MOS Compilateur Silicium Prototype Conception assistée Programme ordinateur Thèse
3	Mécanisme prédictif d'évaluation des caractéristiques géométriques des circuits VLSI Suwardi, Iping Supriana 03 June 1985 (has links) (PDF) Le travail présenté dans cette thèse porte sur le domaine de l'aide à la construction du plan de masse de circuits VLSI. Cette construction est basée sur une évaluation topologique prédictive et une approche hiérarchisée. FLOPE est un éditeur interactif permettant la construction d'un plan masse de manière structurée. Il est essentiellement destiné à communiquer avec des évaluateurs existants ou à venir. Son rôle dans la conception hiérarchique est notamment: d'anticiper les problèmes de composition grâce è l'évaluation prévisionnelle de surface, de forme et d'interconnexions lors de l'étape de décomposition; d'absorber souplement les modifications topologiques grâce à un mécanisme de propagation. FLOPE a été implanté en langage CEYX-Le-Lisp Circuit intégré Conception assistée Circuit VLSI Tracé graphique Masque Topologie Structure hiérarchisée Interconnexion Compilateur Silicium Description Construction modulaire Langage ordinateur Système CAPRI

1

Page generated in 0.0694 seconds